1、摘要上學期的EDA（ = 1 * ROMAN I）實驗為硬件實驗，利用模電知識在面包板上連接線路實現多功能數字鐘設計。本次EDA（ = 2 * ROMAN II）實驗為軟件實驗，利用數電知識、QuartusII軟件、在以Cyclone II芯片為核心的SmartSOPC平臺上實現多功能數字鐘的設計和顯示。4天時間，我設計出了符合基本要求，包括計時、顯示、保持、清零、校分、校時和整點報時功能，并具備鬧鐘、星期計時功能的多功能數字鐘。實驗中，我首先對其從原理上進行了設計，隨后在QuartusII軟件中設計了具體的電路并將其仿真檢驗，最后將完整電路下載至SmartSOPC平臺演示，最終予以了細節的完

2、善及各種功能的實現。本文中，我將對本次實驗的具體過程，如數字鐘設計要求、方案論證、各子模塊設計原理、調試、仿真結果及編程下載等作出較為詳細的說明。關鍵詞：EDA（ = 2 * ROMAN II），多功能數字鐘，QuartusII，SmartSOPCAbstractOn semester EDA (I) tests is the hardware experiment, using the mold notified by telegram that knows connects the line on the bread board to realize the multi-function

3、digital clock design. This EDA (II) tests is the software experiment, using digital logic electric circuit knowledge, the QuartusII software, and the demonstration take the Cyclone II chip as in the core SmartSOPC platform to realize the multi-purpose digital clocks design and demonstrate. In 4 days

4、, I designed have met the essential requirements, including time, demonstration, maintained, reset, minute divides ,hour divides and hourly chime function, also it had the alarm clock, the week time function multi- function digital clock. In the experiment, I first have carried on the design it by t

5、heory, afterward has designed the concrete electric circuit and its simulation examination in the QuartusII software, finally complete electric circuit downloading to the SmartSOPC platform demonstration, has given finally the detail consummation and each kind of function realization. In this articl

6、e, I will make a more detailed explanation to this experiments concrete process, as the digital clock design requirements, the project concept demonstration, various submodules principle of design, the debugging, the simulation result and programming downloading and so on.Keywords: EDA（ = 2 * ROMAN

7、II），Multi- function Digital Clock，QuartusII，SmartSOPC目 錄 TOC o 1-3 h z u HYPERLINK l _Toc293346593 摘要 = 1 * ROMAN I HYPERLINK l _Toc293346594 Abstract = 1 * ROMAN I HYPERLINK l _Toc293346595 1緒論 PAGEREF _Toc293346595 h 1 HYPERLINK l _Toc293346596 概述 PAGEREF _Toc293346596 h 1 HYPERLINK l _Toc29334659

8、7 數字鐘主要功能介紹 PAGEREF _Toc293346597 h 2 HYPERLINK l _Toc293346598 2設計要求說明 PAGEREF _Toc293346598 h 3 HYPERLINK l _Toc293346599 2.1 設計概述 PAGEREF _Toc293346599 h 3 HYPERLINK l _Toc293346600 2.2 設計基本要求 PAGEREF _Toc293346600 h 3 HYPERLINK l _Toc293346601 設計提高部分要求 PAGEREF _Toc293346601 h 3 HYPERLINK l _Toc2

9、93346602 3設計方案論證（整體電路的工作原理） PAGEREF _Toc293346602 h 4 HYPERLINK l _Toc293346603 工作流程圖 PAGEREF _Toc293346603 h 4 HYPERLINK l _Toc293346604 工作原理 PAGEREF _Toc293346604 h 4 HYPERLINK l _Toc293346605 3.3整體電路圖 PAGEREF _Toc293346605 h 5 HYPERLINK l _Toc293346606 本章總結 PAGEREF _Toc293346606 h 5 HYPERLINK l _

10、Toc293346607 4各子模塊設計原理 PAGEREF _Toc293346607 h 6 HYPERLINK l _Toc293346608 脈沖發生電路 PAGEREF _Toc293346608 h 6 HYPERLINK l _Toc293346609 計時電路 PAGEREF _Toc293346609 h 7 HYPERLINK l _Toc293346610 清零電路 PAGEREF _Toc293346610 h 8 HYPERLINK l _Toc293346611 校時電路 PAGEREF _Toc293346611 h 8 HYPERLINK l _Toc29334

11、6612 整點報時電路 PAGEREF _Toc293346612 h 8 HYPERLINK l _Toc293346613 顯示電路 PAGEREF _Toc293346613 h 8 HYPERLINK l _Toc293346614 鬧鐘電路 PAGEREF _Toc293346614 h 8 HYPERLINK l _Toc293346615 防顫電路 PAGEREF _Toc293346615 h 8 HYPERLINK l _Toc293346616 本章小結 PAGEREF _Toc293346616 h 8 HYPERLINK l _Toc293346617 5調試 PAGE

12、REF _Toc293346617 h 8 HYPERLINK l _Toc293346618 基本過程 PAGEREF _Toc293346618 h 8 HYPERLINK l _Toc293346619 5.2 問題及解決 PAGEREF _Toc293346619 h 8 HYPERLINK l _Toc293346620 5.2 本章總結 PAGEREF _Toc293346620 h 8 HYPERLINK l _Toc293346621 6仿真 PAGEREF _Toc293346621 h 8 HYPERLINK l _Toc293346622 脈沖發生電路系統 PAGEREF

13、 _Toc293346622 h 8 HYPERLINK l _Toc293346623 計時電路系統 PAGEREF _Toc293346623 h 8 HYPERLINK l _Toc293346624 暫停電路系統 PAGEREF _Toc293346624 h 8 HYPERLINK l _Toc293346625 清零電路系統 PAGEREF _Toc293346625 h 8 HYPERLINK l _Toc293346626 校時電路系統 PAGEREF _Toc293346626 h 8 HYPERLINK l _Toc293346627 整點報時電路系統 PAGEREF _T

14、oc293346627 h 8 HYPERLINK l _Toc293346628 顯示電路系統 PAGEREF _Toc293346628 h 8 HYPERLINK l _Toc293346629 鬧鐘電路系統 PAGEREF _Toc293346629 h 8 HYPERLINK l _Toc293346630 本章小結 PAGEREF _Toc293346630 h 8 HYPERLINK l _Toc293346631 7編程下載 PAGEREF _Toc293346631 h 8 HYPERLINK l _Toc293346632 基本過程 PAGEREF _Toc29334663

15、2 h 8 HYPERLINK l _Toc293346633 管腳號分配 PAGEREF _Toc293346633 h 8 HYPERLINK l _Toc293346634 結論 PAGEREF _Toc293346634 h 8 HYPERLINK l _Toc293346635 實驗感想 PAGEREF _Toc293346635 h 8 HYPERLINK l _Toc293346636 參考文獻 PAGEREF _Toc293346636 h 8 HYPERLINK l _Toc293346637 附錄A 原理圖及波形仿真文件夾 PAGEREF _Toc293346637 h 8

16、1緒論1.1EDA概述EDA技術，指以大規模可編程邏輯器件為載體，以硬件描述語言為系統邏輯描述為主要表達方式，以EDA開發軟件為設計工具，通過有關的開發軟件，自動完成用軟件方式設計的電子系統到硬件系統的邏輯編譯、邏輯畫簡、邏輯分割、邏輯綜合及優化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的邏輯映射、編程下載等工作，最后形成集成電子系統或專用集成芯片的一門新技術。主要涉及環境主要分硬件環境和軟件環境。Smartsopc實驗平臺圖1-1：以Cyclone II芯片為核心的SmartSOPC多功能試驗臺圖1-2：QuartusII軟件界面QuartusII提供了可編程片上系統（SOPC）設計的一

17、個開發環境。QuartusII集成環境包括：系統級設計，嵌入式軟件開發，可編程器件設計，綜合，布局/步線，仿真驗證。1.2數字鐘主要功能介紹（1）24小時計時：可完成二十四小時的不間斷計時，最大計時顯示23小時59分59秒。在SmartSOPC平臺上由6個7段數碼管顯示。（2）星期計時：可完成7天計時，從17顯示在1個7段數碼管上。（3）時鐘清零：使用K2開關控制清零端。K2=1時，數字鐘所有時間清零；K2=0時，正常計數顯示。（4）時鐘暫停：使用K1開關控制時鐘脈沖輸入信號。K1=1時，時鐘將停止計數，暫停顯示當前時刻；K1=0時，時鐘即可從原顯示時間繼續計時。使用此功能主要用于對時鐘進行精

18、確校對。例如通過時校對和分校對分別把時鐘校對到12:00:00后可以啟用時鐘暫停按鈕，等待當標準時間到12:00:00時，關掉時鐘停止按鈕，便可完成時鐘的精準校對。（5）時鐘快速校時：使用K3、K4、K5開關分別選擇控制分、時、日進位端。1）K3=1，將1Hz脈沖加至分低位，校正分位，秒位計數不受影響；K3=0，正常秒位向分位進位，每60秒進1。2)K4=1，將1Hz脈沖加至小時低位，分位、秒位計數不受影響；K4=0，正常分位向小時位進位，每60分進1。3）K5=1，將1Hz脈沖加至星期進位，校正星期，時、分、秒位計數不受影響；K5=0，正常時位向星期位進位，每24小時進1。（6）整點報時：實

19、現每個整點報時。當時間到達任何一個整點時刻前，例如11點59分時，蜂鳴器將分別在11:59:53、11:59:55、11:59:55以三聲低頻鳴響，在11:59:59時以高頻鳴響。（7）鬧鐘功能：實現定點鬧鐘功能。1）由于SmartSOPC平臺上僅8個7段數碼管，因此設計使用K6開關選擇正常顯示和鬧鐘設定顯示，且為區分正常顯示和那種顯示，鬧鐘顯示僅用6個數碼管。K6=1,7個數碼管正常顯示星期、時、分、秒；K6=0,6個數碼管分別顯示星期、時、分，秒高位一直為0。2）鬧鐘計時僅時位和分位單獨計數，沒有進位。使用K7對鬧鐘的時位設定時間，即校時，K7=0，將脈沖加至時進位，校時；K7=1，保持設

20、定的時間。使用K8對鬧鐘的分位設定時間，即校分，K8=0，將脈沖加至分進位，校分；K8=1，保持設定的時間。一旦與設定時間相同，則蜂鳴器將以1Khz頻率鳴響10秒鐘。2設計要求說明 設計概述主要內容：利用QuartusII軟件設計一個數字計時器，可以完成00:00:00到23:59:59的計時功能，并在控制電路的作用下具有保持、清零、快速校時、快速校分、整點報時等功能。并下載到SmartSOPC實驗系統中演示。 設計基本要求（1）能進行正常的時、分、秒計時功能；（2）分別由六個數碼管顯示時分秒的計時；（3）K1是系統的使能開關（K1=0正常工作，K1=1時鐘保持不變）；（4）K2是系統的清零開

21、關（K2=0正常工作，K2=1時鐘的分、秒全清零）；（5）K3是系統的校分開關（K3=0正常工作，K3=1時可以快速校分）；（6）K4是系統的校時開關（K4=0正常工作，K4=1時可以快速校分）；（7）使時鐘具有整點報時功能（當時鐘計到5953”時開始報時，在5953”, 5955”,5957”時報時頻率為512Hz,5959”時報時頻率為1KHz） 設計提高部分要求(1)鬧表設定功能；(2)自己添加其他功能；3設計方案論證（整體電路的工作原理）工作流程圖圖3-1工作原理（1）基本電路：脈沖發生電路、計時電路脈沖發生電路是所有電路的工作前提，將SmartSOPC平臺提供的48MHz輸出經過分頻

22、分為1Hz、1KHz和512Hz信號，分別用于計數和報時輸入脈沖。計時電路是核心電路。其從脈沖發生電路接受1Hz的脈沖信號，進行時鐘的60進制、24進制和7進制的相關設計。（2）功能電路：校時電路、清零電路、顯示電路、整點報時電路這三個電路是圍繞計時電路的基本功能電路。通過特定的端口輸入計時電路或從計時電路得到輸出。依次完成對計時時間的快速校正、對內部計時器值全部清零、對計時時間進行譯碼顯示和在整點進行報時。（3）附加功能電路：鬧鐘電路、星期計時電路鬧鐘電路與計時電路在同7片數碼管輸出顯示，故增加選擇電路使顯示電路分別顯示。將正常工作時間與設定時間進行比較，一旦相同則蜂鳴10秒。星期計時與24

23、小時計時電路原理相同，增加一個模7計數，從17顯示。整體電路圖9個輸入端，其中一個是系統頻率48MHz輸入，另8個為控制開關，分別為暫停開關K1、清零開關K2、正常工作時位校對開關K3、正常工作分位校對開關K4、校星期開關K5、腦中顯示開關K6、鬧鐘校時開關K7和鬧鐘校分開關K8。3個輸出端，蜂鳴器BEEP輸出、7位數碼管段碼輸出S6.0和位碼輸出X6.0。各個子模塊均為封裝后子電路。各個子電路的內部電路將在下章中予以說明。電路圖如下：圖3-23.4本章總結本章節給出了本次設計的總思路。對總體原理進行概括和總結，給出流程圖，總電路圖。對輸入、輸出端進行闡釋說明。并實行由自頂向下的設計方案，依次

24、設計子模塊，對每個模塊的思路進行總結概括。4各子模塊設計原理脈沖發生電路 圖4-1：脈沖發生電路模塊流程圖圖4-2（1）48分頻使用2片4位二進制計數器74161構成一個模16和模3計數器，級聯，可構成48分頻。將系統提供輸入48MHz分頻為1MHz。電路圖如下：圖4-3（2）1000分頻使用3片4位二進制計數器74161構成三個模10計數器的級聯，可構成1000分頻。使用兩個1000分頻級聯（1）中的48分頻，使輸出信號頻率為1Hz。在第一個1000分頻后拉出一個輸出端，為1KHz。電路圖如下：圖4-4（3）2分頻使用7474的器重一個觸發器構成模2計數器。使用1KHz為輸入，使輸出為512

25、hz。電路圖如下：圖4-5計時電路 圖4-6：計數電路模塊4.2.1流程圖圖4-7（1）分、秒60計數使用2片74161構成模6和模10級聯，成為模60，作為秒和分的計數器，實現0059計數。秒位脈沖為1Hz，分位脈沖由秒位進位。電路圖如下：圖4-8（2）小時24計數使用2片74161，一片構成模3作為24小時的高位，另一片在前片為0、1時模10，前片為2時模4，實現0023計數。脈沖由分位進位。電路圖如下：圖4-9（3）星期7計數使用1片74161，構成模7作為一星期的7天計數，與秒、分、時不同之處在于，前者均從0000開始計數，星期計數從0001開始，實現17計數。脈沖由小時位進位。電路圖

26、如下：圖4-104.2.3級聯模塊圖圖4-114.3清零電路74161芯片的CLRN引腳為清零引腳，低電平有效，在計時電路設計時，將所有的CLRN端均設為高電平，不會有清零作用產生，因此，次項設計中，將分、秒60計數、小時24計數和星期7計數的清零端均連接于開關K2。為可實現K2=0時正常工作，K2=1時全部清零。則將K2的值取非后再接入。上述計時電路中已將此功能涵蓋。4.4校時電路 圖4-12：校時模塊4.4.1電路圖（1）校時原理本次實驗中，我用到了校周、校時和校分。電路原理均一樣，通過門電路的組合，實現K=0時正常工作，提供該給的進位IN脈沖，K=1時，提供1Hz的CLK脈沖快速校正。電

27、路如下：圖4-13（2）加至計數電路圖4-144.5整點報時電路圖4-15：整點報時模塊圖4.5.1流程圖設計簡單的門電路，將規定時間（5953”,5955”,5957”,5959”）同響應頻率相與，結果相或后輸入到蜂鳴器。圖4-164.5.2電路圖（1）報時電路需要在5953”, 5955”,5957”時和512Hz的頻率信號相與輸出為1，我利用了F2和F1相或再和F0相與得到53”、55”、57”時輸出為1。5959”則將所有的1相與然后和1KHz的頻率信號相與，結果相或后輸入到蜂鳴器。圖4-17（2）綜合前述基本功能電路圖4-184.6顯示電路圖4-19：顯示電路模塊4.6.1流程圖圖4

28、-204.6.2電路圖用由4片74151構成的28選4數據選擇器得到輸出，將輸出用于顯示譯碼器的輸出，得到數碼管的段碼顯示。另外，又3線8線譯碼器74138輸出到數碼管的位碼，使共陰數碼管顯示。電路如下：圖4-214.7鬧鐘電路圖4-22：鬧鐘電路模塊4.7.1流程圖圖4-234.7.2電路圖（1）鬧鐘計時鬧鐘計時只需要24小時59分，但如果只比較這4個數字，鬧鈴時間為60秒，因此我選擇了比較5個數字，將秒十位設定為0顯示，因此鬧鈴10秒。為了設定時間，僅需單獨計時不需進位，通過開關控制單獨計時的脈沖輸入，設定時間后脈沖將不給予，顯示時間定在所需時間上。電路圖如下：圖4-24（2）時間比較鬧鐘

29、設計的原理是在正常計時和鬧鐘計時相同時蜂鳴器鳴響，因此比較電路運用門電路，將23小時59分0秒各位相同或，相同為1不同為0，得到的輸出和1KHz相與后連接蜂鳴器。因為共有20位的比較，故先設計,4位比較器，然后以5個4位比較模塊設計20位比較。電路圖如下： = 1 * GB3 4位比較圖4-25：4個同或之后與輸出 = 2 * GB3 20位比較圖4-26：5個4位比較模塊相與（3）選擇顯示由于SmartSOPC平臺上只有8個數碼管，而在正常顯示時已用了7個，因此應對此7個數碼管復用，運用一個開關K6，當K6=1時，正常計時顯示，K6=0時鬧鐘計時顯示。我選擇了門電路來選擇顯示的輸出，因為之前

30、選擇了5個數字比較，但正常工作顯示的是7個，而顯示電路僅一個，因此設計為星期顯示一直有輸出。故選擇鬧鐘6個數字顯示輸出，因此設計24位選擇器。先設計兩位的選擇，生成模塊后設計成4位選擇，最后進行24位選擇。電路圖如下： = 1 * GB3 2位選擇 = 2 * GB3 4位選擇圖4-27：2位選擇電路 圖（左）圖4-28：4位選擇電路 圖（右） = 3 * GB3 24位選擇圖4-29：24位選擇電路4.8防顫電路圖4-30：防顫開關模塊4.8.1電路圖運用D觸發器的防顫功能，做成防顫開關，試驗中用到了8個開關，因此將一個開關的防顫做成模塊后產生8開關防顫。電路圖如下： = 1 * GB3 防

31、顫原理 = 2 * GB3 1個開關防顫模塊圖4-31 圖4-32 = 3 * GB3 8個防顫開關原理組合生成8個開關的防顫，電路圖如下：圖4-334.9本章小結在此章節中，我詳細描述了各子模塊的設計原理，包括脈沖發生、計時、清零、校時、顯示、整點報時、鬧鐘和防顫開關的原理。在原理說明的同時用流程圖，模塊圖和電路圖同時作用，清晰闡釋設計思路。在整個設計中，我設計的分頻器均由芯片74161擔任，這樣對于原理的理解較為簡單和方便。在選擇顯示和鬧鐘時間的比較電路中我均從原理出發，運用門電路來實現，這樣原理上較為容易分析和理解，但是加大了工作量，因此我也考慮可選擇用集成芯片74157和7485等來實

32、現。4.8中的防顫開關在原始設計中沒有，但是若不用則結果不理想，一直產生隨機數，因此運用上學期EDA（ = 1 * ROMAN I）的思想，也加上防顫，效果立竿見影的好。QuartusII軟件是一款相對只能的軟件，所以在設計時為防止線路太多而導致錯誤，我都采用了軟件本身的模塊生成來代替繁冗的電路圖，減少連線工作，使電路圖簡潔明了。5調試QuatrusII軟件的調試即編譯。電路搭建或語言描述完以后應先進行編譯，它是使得所建模型得以正常運行的檢驗，檢查電路是否有邏輯問題等，只有編譯成功后才可進行接下來的仿真下載等步驟。此編譯分五步，分別是Analysis&Synthesis、Partiition

33、Merge、Fitter、Assembler、Classic Timing Analyzer。在編譯時，軟件界面左下方會顯示編譯進行的進度。五個步驟由前到后一個一個進行。全部完成后，編譯欄上顯示總編譯進度為100%，及其各個步驟的編譯時間消耗。若電路邏輯上有問題，則編譯將出現問題，此時當Analysis&Synthesis進度為9%左右時編譯即會停止，并用紅色字體顯示出錯誤所在。利用錯誤提示信息，可方便修改電路。修改后再次編譯直到沒有錯誤，編譯成功。編譯能找出的僅邏輯錯誤，如線路是否都連接上，是否命名錯誤等，但不會顯示電路本身的功能等是否有問題。若沒有邏輯錯誤，則編譯成功，在編譯欄上，系統將給

34、出此次編譯時發現此次電路上存在的warning及相關具體內容。一般情況下warning不影響電路的正常運行，故可忽略，但若warning過多，則應回頭檢查下電路是否有問題。 = 1 * GB3 編譯成功 = 2 * GB3 編譯信息圖5-1 圖5-2 5.2 問題及解決由于是第一次使用此軟件，且為英文軟件，因此在對專業說明的理解上有一定的偏差。但笨軟件能編譯出的錯誤僅為邏輯和語法錯誤，因此，大部分我所遇到的編譯錯誤均為非法命名的問題，如下為遇到的典型錯誤： = 1 * GB3 QuatrusII軟件不接受中文命名。如，將一個框圖命名為“計數”，則顯示如下錯誤：圖5-3 = 2 * GB3 不能

35、區分大小寫。如，將兩個輸出分別命名為A3.0和a3.0，則顯示如下錯誤：圖5-4 = 3 * GB3 輸入輸出不對稱。如將a3.0輸出給A，則顯示如下錯誤：圖5-5 = 4 * GB3 沒有輸入：圖5-65.2 本章總結在設計過程中，因為可以在軟件中生成模塊，因此大大節省了時間和精力，但同時也增加了錯誤的可能。解決辦法是從基本電路開始編譯，成功之后再生成模塊，明確輸入輸出，在用模塊連接電路時謹慎選擇輸入輸出的對稱性。6仿真6.1脈沖發生電路系統6.1.1模48將48MHz的頻率經過由模16和模3級聯的分頻器，我將兩個輸出均取波形，得到如下圖所示：圖6-1:48M分頻為3M和1M6.1.2模10

36、00將48分頻后的1MHz頻率經過1000分頻器，已經看不到輸出結果，故將每個模10輸出，可觀察結果為正確，輸出波形如下：圖6-2:1M分頻為1K6.1.2分頻器脈沖發生器的最終結果是將48MHz的頻率分成1KHz、512Hz和1Hz，在波形仿真中，已無法觀察到如此龐大的變化，故所得大概圖如下：圖6-3:48M分頻為1K,512和16.2計時電路系統6.2.1分、秒60計數2片74161構成模6和模10級聯，成為模60，實現0059計數。秒位脈沖為1Hz，分位脈沖由秒位進位。波形圖如下：圖6-4：0059分或秒6.2.2小時24計數2片74161，一片構成模3作為24小時的高位，另一片在前片為

37、0、1時構成模10，前片為2時模4，實現0023計數。脈沖由分位進位。波形圖如下：圖6-5：0023小時6.2.3星期7計數1片74161，構成模7作為一星期的7天計數，從0001開始，實現17計數。脈沖由小時位進位。波形圖如下：圖6-6：星期176.2.4總計時顯示范圍為00:00:00:123:59:59:7圖6-7：00:00:00:123:59:59:76.3暫停電路系統使用K1開關控制，當K1=0時正常工作，K1=1時暫停工作，波形圖如下：圖6-8：K1=1，暫停保持6.4清零電路系統使用K2開關控制，當K2=0時正常工作，K2=1時所有計數器全部清零，波形圖如下：圖6-9：K2=1

38、，清零6.5校時電路系統6.5.1校分使用K3開關控制，當K3=0時正常工作，K3=1時快速校分，星期、小時、秒位正常工作，波形圖如下：圖6-10：K3=1，快速校分6.5.1校時使用K4開關控制，當K4=0時正常工作，K4=1時快速校時，星期、分、秒位正常工作，波形圖如下：圖6-11：K4=1，快速校時6.5.1校星期使用K5開關控制，當K5=0時正常工作，K5=1時快速校星期，小時、分、秒位正常工作，波形圖如下：圖6-12：K5=1，快速校星期6.6整點報時電路系統在每個整點之前的5953”、55”、57”、59”各蜂鳴一聲，前三聲低頻，最后一聲高頻。波形如下：圖6-13：整點報時6.7顯

39、示電路系統顯示電路波形仿真不能完整顯示，部分波形圖如下：圖6-14：顯示6.7鬧鐘電路系統6.7.1鬧鐘計時當K7=0和K8=0時正常計時，單獨計為23小時，59分，0秒，沒有進位。波形圖如下：圖6-15：鬧鐘計時6.7.2設定時間（1）當K7=1設定小時，即快速校時。波形圖如下：圖6-16（2）當K8=1設定分鐘，即快速校分。波形圖如下：圖6-176.9本章小結本章中，將電路的各子部分進行了仿真分析，驗證了電路的正確性，保證下載后功能的準確性。在仿真的過程中，輸入參數，如CLK、END TIME等的設定尤為重要，若沒有設定合理的參數，即使功能正確，也有可能得不到結果。7編程下載將已經編譯成功

40、，且在一定程度上進行了仿真的程序下載到硬件SmartSOPC平臺上，使設計的功能得以演示。步驟：分配管腳：在“Assignment”“Pins”中雙擊“Location”，按實驗指導書管腳號分配。設定：在“Assignment”“Device” “Device&Qptions”“Unused Pins”中選擇“As input tri-stated”，即將懸空輸入引腳均設為三態。下載：在“Tool” 中選擇“Programmer”，在“Programmer/Configure”選擇框中打勾，點擊“Start”即開始下載。7.2管腳號分配圖7-1：管腳號分配結論通過4天的努力，我最終實現了自己的

41、設計，達到了基本要求，且在此基礎上實現了星期顯示、鬧鐘等附加功能。設計思路均來源于自己，從原理入手，到構思如何簡單實現，綜合運用所學知識，融會貫通。最后的設計出來的數字鐘功能齊全，經過種種實驗和改良，使得運行相當穩定，時鐘計時不存在不穩定跳變和隨機數的產生，顯示電路不存在閃爍及抖動現象，開關防顫功能良好體現。實驗感想1問題和解決在本次試驗中，從對軟件的不熟悉到熟悉，從對原理的了解到認知深入，以及在硬件平臺的實戰演示，整個過程都出現了這樣那樣的問題，預料之中和之外的，在此，我將我所遇到的問題和解決方案進行如下總結：（1）軟件應用首先是編譯，因為沒有習慣QuartusII軟件，所以在一開始很容易就

42、會忘記將所要編譯的文件設為頭文件，因此做了很多無用功，且解決不了問題。漸漸熟悉軟件后此問題就迎刃而解了。其次是在編譯中出現的錯誤，一開始不能理解那些專業英文術語的解釋，因此也很難知道自己究竟錯在哪里，后來慢慢熟悉了軟件就了解到，本軟件對命名的要求很高，不區分大小寫，輸入輸出必須對稱等。總結來說，遇到的編譯錯誤大部分為命名問題，因此這個問題在最后也很好的得到了解決，而編譯成功率也越來越高。然后是仿真，同編譯一樣，一開始總是對一個文件驚醒重復仿真，且不懂保存，經老師指導后很快得到了解決。最后是下載，雖然第一天老師理論上講了如何下載，可是一旦自己要進行操作就是不順利，比如管腳號分配不對，機器沒有打開

43、等問題。（2）實驗原理 = 1 * GB3 脈沖發生電路在本電路設計中，思路清晰，但是碎玉進位的上升邊沿下降邊沿等細節問題產生了一定的混亂，最后仔細研究了74161的功能，解決了問題。 = 2 * GB3 計時電路在本電路設計中，分秒的60計數很簡單就實現了，在實現24小時計數時產生了一定的問題，原思路為設計成模30，一旦計數器為23:59:59，則全部清零，但是這樣實現較麻煩。因此改良的設計方案，在前面的計數設計中，均運用的74161的置數端，小時計數的設計將清零端也用于其中，即當高位為0和1時低位置數模10，當高位為2時低位清零模4，這樣就簡單實現了效果。還有，星期的計數應從1開始，因此74161的置數端應設為0001. = 3 * GB3 清零電路這部分的設計思路很簡單，但74161清零端為低電平有效，而實驗要求為低電平正常工作，因此很容易就想到了將開關輸入先非，這是所有開關的處理方法。 = 4 * GB3 校時電路這部分設計的思路是明確的，但因為用的是門電路來實現，因此一開始進入了邏輯混亂的狀態，后來通過靜下心來仔細思考，解決了問題。 = 5 * GB3 整點報電路這部分設計思路繁多，簡單運用門電路即可實現，但一開始的設計較復雜，也能實現最終結果，后來經過同學提醒，改良了設計方案，現在的整點報時內部結構簡單明了。 = 6 * G