1、3.5 其他類型的TTL“與非”門電路3.5.1 集電極開路“與非”門（OC門）原來的T4、R4、D3取消，T5的集電極成為開路，所以叫集電極開路“與非”門，簡稱OC門。1.電路結構UCC和UCC不一定相同。7/17/20221北京理工大學 信息科學學院OC門的工作過程：A、B、C中有一個為低電平(0.3v)時，UB1=0.7 + 0.3=1v，T1飽和，T2、T5 截止。UCC通過負載電阻RL輸出高電平(電平值一般接近UCC)。 真正的輸出電平值是后續電路的輸入阻抗Ri與負載電阻RL的分壓值。 從提高輸出高電平的角度看，負載電阻RL的阻值越小越好。 Ri7/17/20222北京理工大學 信息

2、科學學院A、B、C全為高電平(3.4v) 時，UB1=0.7 3 =2.1v, T1反向導通，T2、T5導通。 輸出Y為低電平0.3v (uCE5 = 0.3v)。 從有利于輸出低電平的角度看，負載電阻RL的阻值越大越好。 整個門電路完成的是“與非”邏輯。即： Y7/17/20223北京理工大學 信息科學學院2.OC門的應用OC門的特點：必須外接負載電阻RL后才能工作（幾個OC門可共用一個RL）。幾個OC門的輸出端可直接相連，從而實現“線與”邏輯。上面電路實現的是“與或非”邏輯，是一個“與或非”門。IY1IY27/17/20224北京理工大學 信息科學學院 一般OC門的輸出管T5設計得尺寸較大

3、，可以承受較大的電流和電壓，其輸出端即可直接驅動繼電器、指示燈、發光二極管等負載。 7/17/20225北京理工大學 信息科學學院3.負載電阻RL的選擇注意：n是OC門的個數，m是所有“與非”門輸入端的個數。（1）輸出高電平7/17/20226北京理工大學 信息科學學院（2）輸出低電平注意：m是“與非”門的個數。綜合(1)、(2)式有：7/17/20227北京理工大學 信息科學學院3.5.2 三態輸出“與非”門（TS門）三態輸出“與非”門（Three-State Output Gate），簡稱TS門或三態門。三態門電路與前述的“與非”門電路的不同之處在于其輸出端除呈現高電平和低電平外，還可以出

4、現第三種狀態“高阻”狀態，高阻狀態簡稱Z狀態。 1.電路結構與工作原理7/17/20228北京理工大學 信息科學學院EN為低電平(“0”)時，EN端對T1不起作用，D截止。門電路按正常的“與非”門工作。 EN為高電平(“1”)時，T1飽和導通，T2、T5截止，D導通且將T4的基極鉗位在1v左右，故T4截止。門電路輸出端處于“高阻” 狀態。 7/17/20229北京理工大學 信息科學學院三態門的本質是：控制信號EN可使推拉式輸出級中的T4和T5同時截止。7/17/202210北京理工大學 信息科學學院2.三態門的應用(1)單向總線結構在任何時刻下，EN1、 EN2、EN3三個信號中只能有一個信號

5、有效（為邏輯“1”），其余信號都必須無效（為邏輯“0”）。7/17/202211北京理工大學 信息科學學院(2)雙向總線結構EN為高電平時，G1門開啟G2門關閉，信號從D1傳向總線Y； EN為低電平時，G2門開啟G1門關閉，信號從總線Y傳向D2。7/17/202212北京理工大學 信息科學學院3.6 MOS門電路3.6.1 CMOS反相器這是N溝道增強型的MOS管。UDDuIuOUDDuGS1.MOS管的開關特性7/17/202213北京理工大學 信息科學學院MOS管的開關等效電路(a)截止狀態 (b)導通狀態7/17/202214北京理工大學 信息科學學院uGSuDSuDSuGS柵極G和漏極

6、D相對于“地”來講是正電位，即：uGS與uDS是正電壓（與參考方向一致）。iD的實際方向與參考方性也一致。 N溝道增強型MOS管共源接法及其輸出特性曲線 (a)共源接法 (b)輸出特性曲線7/17/202215北京理工大學 信息科學學院N溝道增強型MOS管的轉移特性當uGS UGS(th)N時，iD0且隨著uGS的增加而增大。 稱UGS(th)N為NMOS管的開啟電壓，UGS(th)N0 。UGS(th)NuGS7/17/202216北京理工大學 信息科學學院P溝道增強型MOS管的漏極特性柵極G和漏極D相對于“地”來講是負電位，即：uGS與uDS是負電壓（與參考方向相反）。iD的實際方向與參考

7、方性也相反。uGSuDSuDSuGS7/17/202217北京理工大學 信息科學學院P溝道增強型MOS管的轉移特性uGSUGS(th)PiDO當 uGS UGS(th)P 時，iD0且iD的絕對值隨著uGS絕對值的增加而增大。 稱UGS(th)P為PMOS管的開啟電壓，UGS(th)P108），輸入端可看成開路。MOS管是一種電壓控制型器件。在數字電路中，當uGS UGS(th)N時，NMOS管導通；當 uGS UGS(th)P 時，PMOS管導通；當uGS UGS(th)N+ UGS(th)P 。 對4000系列的CMOS器件，UDD：318 v 當uA= 0 v（輸入低電平）時：TP的uG

8、S= -UDD，即：uGS UGS(th)P ，所以TP導通。TN的uGS= 0 v，即：uGSUGS(th)N，所以TN截止。于是輸出uY UDD。輸出高電平。7/17/202220北京理工大學 信息科學學院 當uA= UDD（輸入高電平）時：TP的uGS= 0 v，即：uGS UGS(th)N，所以TN導通。于是輸出uY 0 v。輸出低電平。綜合、知，這是一個反相器（“非”門）。7/17/202221北京理工大學 信息科學學院CMOS反相器的特點：靜態時，無論輸出高、低電平總是一只管導通一只管截止。所以CMOS在靜態時從電源吸取的電流極小（理論上為0）。所以其功耗極低，一般為數W。CMOS

9、只在輸出高、低電平轉換的瞬間才從電源吸取電流。也只有在這時CMOS才消耗功率，而且CMOS的工作頻率越高、它所消耗的功率就越大。UUUUuICMOS在輸出高、低電平轉換時所消耗的電源功率叫做CMOS的動態功率損耗。7/17/202222北京理工大學 信息科學學院UUUUuICMOS反相器的特點：動態功率損耗可由下式確定：PT = CPD UCC2 fPT：CMOS的動態功率損耗。CMOS的輸入阻抗極高，其扇出系數可以很大。但受輸入、輸出端分布電容的影響，扇出系數也不可能太大。UCC：CMOS的工作電源電壓。f ：CMOS輸出端高、低電平翻轉的頻率（它是輸入信號頻率的兩倍）。CPD：這是一個具有

10、電容量綱的常數，一般由器件生產廠商提供。7/17/202223北京理工大學 信息科學學院uUUUUUUuCMOS反相器的閾值電平與電源電壓有關。UT = (1/2)UDD 。CMOS反相器的輸出高電平為UOHUDD 0.05 v (UOH(min)。CMOS反相器的輸出低電平為UOLUSS + 0.05 v (UOL(max)。USS一般為“地”電位。對于CMOS反相器：UIL(max) (1/3)UDD，UIH(min) (2/3)UDD 。CMOS反相器的高、低電平噪聲容限是對稱的，且與電源電壓有關。UN = UNL = UNH (1/3)UDD 。7/17/202224北京理工大學 信息

11、科學學院3.6.2 其他邏輯功能的CMOS門電路1.CMOS “與非”門T1、T2是NMOS管、相串聯，構成驅動管；T3、T4是PMOS管、相并聯，構成負載管。7/17/202225北京理工大學 信息科學學院若A、B 同時為高電平（邏輯“1”），則NMOS管T1、T2導通，PMOS管T3、T4截止，輸出Y為低電平（邏輯“0”）。 若A為高電平（邏輯“1”） 、B 為低電平（邏輯“0”），則NMOS管T1導通、T2截止；PMOS管T3截止、T4導通，輸出Y為高電平（邏輯“1”）。 CMOS “與非”門的工作原理A為低電平、B 為高電平的情況與上類似，輸出Y為高電平（邏輯“1”）。 若A、B 同時

12、為低電平（邏輯“0”），則NMOS管T1、T2截止，PMOS管T3、T4導通，輸出Y為高電平（邏輯“1”）。 7/17/202226北京理工大學 信息科學學院2.CMOS “或非”門T1、T2是NMOS管、相并聯，構成驅動管；T3、T4是PMOS管、相串聯，構成負載管。7/17/202227北京理工大學 信息科學學院3.CMOS 三態門7/17/202228北京理工大學 信息科學學院4.CMOS 傳輸門信號即可以從uI傳向uO,也可以從uO傳向uI,是雙向傳輸。 uI、uO即可以是數字信號也可以模擬信號。uI、uO的變化范圍是0UDD。 CMOS傳輸門實際上是一個由數字信號C控制的模擬開關。

13、7/17/202229北京理工大學 信息科學學院CMOS 傳輸門的工作原理當uI在0UDD之間變化時，NMOS管TN和PMOS管TP輪流導通，此時相當于開關接通。 當uI接近0 v時，NMOS管TN導通， PMOS管TP截止。 當C為高電平UDD(C為低電平0 v)時：當uI接近UDD v時，NMOS管TN截止， PMOS管TP導通。 當C為低電平0 v(C為高電平UDD)時：NMOS管TN和PMOS管TP都截止。此時相當于開關斷開。 7/17/202230北京理工大學 信息科學學院3.6.3 CMOS門電路的特點及應用1.CMOS電路的特點：CMOS門電路的工作速度比TTL門電路低。 CMO

14、S門電路的扇出能力較大（在頻率不太高時）。 CMOS門電路的電源允許范圍大，抗干擾能力強。 CMOS門電路的靜態功耗低，溫度穩定性好。 2.使用CMOS電路的注意事項：CMOS電路中多余的輸入端不能懸空。 注意CMOS電路輸入端的過流保護。 CMOS電源電壓極性不能接反，防止輸出短路。 7/17/202231北京理工大學 信息科學學院3.7 TTL與CMOS電路的級聯3.7.1 由TTL驅動CMOS3.7.2 由CMOS驅動TTL7/17/202232北京理工大學 信息科學學院【習題3.13】在圖中是TTL門電路驅動CMOS門電路的實例。已知TTL“與非”門在UOL0.3 v時的最大輸出電流為8 mA，輸出端的T5管截止時有5