1、-. z.- - - z -國防工業職業技術學院課程報告課程微電子產品開發與應用論文題目CMOS集成電路制造工藝流程班級電子3141及*王京24#任課教師喜鳳目錄 TOC o 1-3 h z u HYPERLINK l _Toc463977497摘要 PAGEREF _Toc463977497 h 2HYPERLINK l _Toc463977498引言 PAGEREF _Toc463977498 h 2HYPERLINK l _Toc463977499關鍵詞 PAGEREF _Toc463977499 h 2HYPERLINK l _Toc4639775001.CMOS器件 PAGEREF

2、_Toc463977500 h 2HYPERLINK l _Toc4639775011.1分類 PAGEREF _Toc463977501 h 2HYPERLINK l _Toc4639775022.CMOS集成技術開展 PAGEREF _Toc463977502 h 2HYPERLINK l _Toc4639775033.CMOS根本的制備工藝過程 PAGEREF _Toc463977503 h 2HYPERLINK l _Toc4639775043.1襯底材料的制備 PAGEREF _Toc463977504 h 2HYPERLINK l _Toc4639775054.主要工藝技術 PAG

3、EREF _Toc463977505 h 2HYPERLINK l _Toc4639775065.光刻 PAGEREF _Toc463977506 h 2HYPERLINK l _Toc4639775076. 刻蝕 PAGEREF _Toc463977507 h 2HYPERLINK l _Toc4639775086.1濕法刻蝕 PAGEREF _Toc463977508 h 2HYPERLINK l _Toc4639775096.2干法刻蝕 PAGEREF _Toc463977509 h 2HYPERLINK l _Toc4639775107.CMOS工藝的應用 PAGEREF _Toc46

4、3977510 h 2HYPERLINK l _Toc463977511舉例 PAGEREF _Toc463977511 h 2CMOS集成電路制造工藝流程摘要：本文介紹了CMOS集成電路的制造工藝流程，主要制造工藝及各工藝步驟中的核心要素，及CMOS器件的應用。引言：集成電路的設計與測試是當代計算機技術研究的主要問題之一。硅雙極工藝面世后約3年時間，于1962年又開發出硅平面MOS工藝技術，并制成了MOS集成電路。與雙極集成電路相比，MOS集成電路的功耗低、構造簡單、集成度和成品率高，但工作速度較慢。由于它們各具優劣勢，且各自有適合的應用場合，雙極集成工藝和MOS集成工藝便齊頭平行開展。關鍵

5、詞：工藝技術，CMOS制造工藝流程CMOS器件CMOS器件，是NMOS和PMOS晶體管形成的互補構造，電流小，功耗低，早期的CMOS電路速度較慢，后來不斷得到改良，現已大大提高了速度。1.1分類CMOS器件也有不同的構造，如鋁柵和硅柵CMOS、以及p阱、n阱和雙阱CMOS。鋁柵CMOS和硅柵CMOS的主要差異，是器件的柵極構造所用材料的不同。P阱CMOS，則是在n型硅襯底上制造p溝管，在p阱中制造n溝管，其阱可采用外延法、擴散法或離子注入方法形成。該工藝應用得最早，也是應用得最廣的工藝，適用于標準CMOS電路及CMOS與雙極npn兼容的電路。N阱CMOS，是在p型硅襯底上制造n溝晶體管，在n阱

6、中制造p溝晶體管，其阱一般采用離子注入方法形成。該工藝可使NMOS晶體管的性能最優化，適用于制造以NMOS為主的CMOS以及E/DNMOS和p溝MOS兼容的CMOS電路。雙阱CMOS，是在低阻n襯底上再外延一層中高阻n硅層，然后在外延層中制造n阱和p阱，并分別在n、p阱中制造p溝和n溝晶體管，從而使PMOS和NMOS晶體管都在高阻、低濃度的阱中形成，有利于降低寄生電容，增加跨導，增強p溝和n溝晶體管的平衡性，適用于高性能電路的制造。2.CMOS集成技術開展從MOS工藝集成技術開展歷史上看，也經歷了從簡單到復雜的開展過程，如陸續推出了p溝硅柵MOS工藝、p溝鋁柵MOS工藝、n溝硅柵MOS工藝、n

7、溝硅柵E/DMOS工藝、高性能短溝MOSHMOS工藝等，它們都各具優劣勢，在不同時期、不同領域得到了應用。隨著集成電路的集成度提高，功耗問題日益突出，普通MOS工藝已不能滿足大規模和超大規模集成系統制造的需要，于是早在1963年開發出的硅CMOS集成工藝終于有了廣泛應用的時機。雖然CMOS工藝比NMOS工藝復雜，早期的CMOS器件性能也較差，但CMOS器件的功耗極低，集成度也高，用以制造數字LSI和VLSI集成電路可很好地解決最迫切的功耗問題，因而在數字LSI和VLSI集成電路的制造中首先得到廣泛應用，并得到快速開展，特別是自20世紀80年代以來，更成為CPU、RAM、ROM等VLSI的主導制

8、造工藝，并替代了NMOS工藝。3.CMOS根本的制備工藝過程CMOS集成電路的制備工藝是一個非常復雜而又精細的過程，它由假設干單項制備工藝組合而成。3.1襯底材料的制備任何集成電路的制造都離不開襯底材料單晶硅。制備單晶硅有兩種方法：懸浮區熔法和直拉法。4.主要工藝技術 eq oac(,1)熱氧化； eq oac(,2)擴散,摻雜熱擴散摻雜，離子注入摻雜；5.光刻光刻是集成電路制造過程中復雜和關鍵的工藝之一。光刻的主要工藝步驟包括：光刻膠的涂覆，掩模與曝光，光刻膠顯影，腐蝕和膠剝離。6. 刻蝕6.1濕法刻蝕濕法刻蝕是將刻蝕材料浸泡在腐蝕液進展腐蝕的技術。它是一種純化學刻蝕，具有優良的選擇性，它刻

9、蝕完當前薄膜就會停頓，而不會損壞下面一層其他材料的薄膜。6.2干法刻蝕干法刻蝕是以等離子體進展薄膜刻蝕的技術。這些工藝具有各向異性刻蝕和選擇性刻蝕的特點。7.CMOS工藝的應用隨著整機系統繼續向高速度、低功耗、低電壓和多媒體、網絡化、移動化的開展，對集成電路的要求越來越高，不斷推動著集成電路工藝技術的迅速開展，目前先進的硅CMOS集成工藝已進入90納米和65納米領域。隨著亞微米、深亞微米、納米CMOS工藝技術的開展，為數字電路提供了更快、更大密度的電路集成，也為模擬電路提供了更高性能的模擬開關和模擬電路應用的多晶硅氧化物多晶硅電容，加上CMOS工藝簡單、功耗低、集成度高、芯片尺寸小、本錢低等特

10、點，CMOS工藝不僅是數字電路的主導工藝技術，而且已不斷在模擬和混合信號電路集成中得到應用，如含有模擬和數字電路的微控制器從20世紀90年代中期以來已全部采用CMOS工藝制造，自2003年以來CMOS工藝也成為一些通用低功耗A/D轉換器的主流制造工藝。無線通訊系統由高頻和中頻模擬電路及數字信號處理電路構成。過去，一般高頻模擬電路局部采用GaAs或硅雙極工藝技術制造，中頻模擬電路局部采用硅BiCMOS工藝技術制造，其它如DSP采用硅CMOS工藝技術制造。但是，由于現代通訊系統涉及到聲音、數據、圖像等多媒體信息，如果繼續采用這種制造模式來實現高頻、低功耗、低噪聲、低失真、小型化、低價格等性能特點的

11、通訊系統電路，已遠遠不能滿足應用需要。因此，推動了工藝集成技術的繼續開展和競爭。隨著CMOS工藝技術的快速進步，在新的技術競爭中，硅CMOS集成工藝已成為最具綜合技術優勢的競爭對手之一。舉例. N阱硅柵CMOS集成電路制造工藝的主要流程1生長一層SiO2。2在SiO2上涂光刻膠，光刻N阱摻雜窗口一次光刻。3用HF刻蝕窗口處的SiO2，去膠。4在窗口處注入N型雜質。5形成N阱，去除硅片上的SiO2。6生長一層SiO2，再生長一層Si3N4。光刻場區二次光刻，刻蝕場區的Si3N4，去膠。由于Si3N4和Si之間的應力較大，而SiO2與Si和Si3N4之間的應力較小，所以用SiO2作為過渡層。7生長場區SiO2場氧。CMOS工藝之所以不象NMOS工藝那樣直接生長場氧，一是因為CMOS工藝比NMOS工藝出現得晚，更先進；二是因為生長場氧時間很長，會消耗很多硅，這樣會使有源區邊緣產生很高的臺階，給以后臺階覆蓋帶來困難，臺階太高會產生覆蓋死角。8去除Si3N4和有源區處的SiO2。9重新生長一層薄薄的SiO2柵氧。10生長一層多晶硅。11光刻多晶硅柵極三次光刻。12刻蝕柵極以外的多晶硅，去膠。13光刻P+離子注入窗口四次光刻，刻蝕窗口處的SiO2，去膠。在窗口處注入P型雜質，形成