1、龍芯 2 號 PC104 Plus 處理器模塊設計來源：電子技術應用 作者：鄭為民時間:2009-07-26 13:16 來源: 作者:山東照明網編輯整理 點擊:6 次提示: 來源：電子技術應用 作者：處理器模塊的設計方案。該方案以龍芯 2 號為鄭為民 摘要：介紹了基于龍芯 2 號的PC104 Plus，符合 PC104 Plus 總線規范，并針對模塊中電源設計、復住時序、時鐘電路及信號完整性等關鍵問題給出了相應的解決方法。基于摘要：介紹了基于龍芯 2 號的PC104 Plus 處理器模塊的設計方案。該方案以龍芯 2 號為，符合 PC104Plus 總線規范，并針對模塊中電源設計、復住時序、時

2、鐘電路及信號完整性等關鍵問題給出了相應的解決方法?；谠摲桨傅奶幚砥髂K已研制成功并應用于一航空電子儀中。：龍芯 2 號 PC104 Plus 總線計算機信號完整性PC104 Plus 標準由 IEEE 標準化組織于 1997 年制定，對原 PC104 標準進行了擴展。PC104 Plus 總線由兩部分組成，分別與 PCI 總線和 ISA 總線完全兼容。該標準制定了一種體積小、功耗低、連接靈活的總線規范。由于其具有超小型、高集成度、高可靠性等特點，目前已被廣泛應用于工業控制、航空航天、軍事等領域中。龍芯 2 號是中國芯 2C （Godson 2計算技術研發的國內首款 64 位高性能通用 CPU

3、，已經批量生產的龍U 經實測性能達到了奔騰 3 系列 500MHz 水平?；邶埿?2 號設計相應的 PC104Plus 處理器模塊，將填補我國通用處理器在 PCI04 Plus 產品領域的空白，為國產通用處理器的應用提供一個新的途徑。對比市場上基于 x86 體系結構的對應產品，龍芯 2 號由于采用了 RISC 體系結構，具有高性能、低功耗等特點，因此基于龍芯 2 號的 PC104 Plus 處理器模塊將有很大的優勢和很高的性價比。1 系統設計PC104 Plus 處理器模塊是一個小型化但功能完整的 CPU 主板系統，在設計時必須為龍芯 2 號選擇相應的北橋和南橋等配套。龍芯 2 號采用了工業

4、標準的 64 位 SYSAD 系統總線接口，因此相應地選用了 Marvell 公司的 GT64240A 作為 JPC104 Plus 處理器模塊中龍芯 2 號的配套北橋。在系統中，南橋采用了el 的 82371，該通過 PCI 總線與系統北橋相連接，可提供兩個 IDE 接口、兩個 USB 接口并對外提供 ISA 總線接口。SUPERIO系統完整的結構圖如圖 1 所示。的W83977，通過 ISA 總線與南橋連接。選用了從圖 l 中可以看出龍芯 2 號與北橋直接用SYSAD64 總線連接，并從北橋的SDRAM 接口擴展了一個SODIMM 槽，可直接使用市場上的筆記本內存條。方便用戶進行內存升級和

5、更換，最大可支持到 256M。BIOS 啟動電路從北橋的 32 位 DEVICE 口擴展，可支持 8 位 F1lASH 或 EEPROM 為 BIOS 啟動。GT64240 支持兩個 PCI 口，在設計中采用了 PCI0 連接系統南橋。PCI 1 連接到 PCI Plus 插座，用于擴展其他 PCl04 Plus 模塊。南橋和 superIO 提供了系統的外設接口，并同時將 ISA 總線擴展到 PC104插座。為了提高系統的可靠性，通過北橋的 MPP 端口(多功能口)擴展了看門狗電路和揚聲器電路，可用于系統恢復和。2PC104 Plus 系統通常用于對應用空間有較高要求的環境或工業、野外等惡劣

6、環境中，因此要求模塊體積小并且可靠性高。以下對系統設計中的進行闡述。21 電源方案設計電源是整個系統的關鍵，電源的性能在很大程度上將直接影響系統的可靠運行。實踐經驗表明，在工業控制計算機因外部干擾引起的故障中，80以上都是因為電源的原因產生的。在本系統中采用單-5V 電源供電，可避免由多電壓供電帶來的潛在不穩定性，其設計示意圖如圖 2 所示。其中，1.8V 提供給 CPU 和北橋所需的 core 電壓。3.3V 為 VIO 電壓以及 sdram 等電路的供電電壓。為提高系統的可靠性，接在 5V 電源上的 TVS3.3V 和 1.8V 電源的掉電保護。實現電路過壓保護，而由二極管組成的電路可提供

7、對為實現板上 DC-DC 的轉換，可考慮采用 LDO 線性轉換電源或開關電源。LDO 成本遠低于開關電源,但發熱量大，使用時需要較大的散熱面積，很難滿足 PCl04 主板的散熱和工業工作環境溫度的要求。因此本設計采用了 TI 公司的非集成開關電源產品，該電源能正常工作在-4085，占用空間小，可直接焊在 PCB 上使用。另外，由于為集成的產品，免除了用戶的調試,可靠性高，非常適合于應用，但成本相對較高。22 復位電路GT64240 北橋缺少對龍芯 2 號 CPU 進行復位的功能支持，在配套使用時需設計 CPU 復位電路。同時由于在系統中采用了不同廠家的，因此確定 CPU 及各個之間的復位順序也

8、是一個很關鍵的問題，復位順序不正確將導致系統不能正常工作。龍芯 2 號的復位時序如圖 3 所示。為保證時鐘的穩定性，應使 V(CPU IO 電壓)穩定在 3V 以上至少 lOOms 后，再由復位電路向 CPU 發出VccOK 信號，此后確保冷復位信號(ColdReset*)至少持續 64K 個系統時鐘周期，而軟復位信號(Reset*)應在冷復位信號無效后至少 64 個系統時鐘周期后置為無效。這樣可確保 CPU 能進入正常工作狀態。為了保證 CPU 正常的上電復位時序和各個系統之間的復位順序，設計了如圖 4 所示的系統復位電路。該系統的為-EPLD 器件 EPM7128。電源max708 在檢測

9、到輸入電壓 V穩定時給出200ms 左右的VOK 信號，滿足系統時鐘穩定所需要的至少 lOOms 的時間。EPLD 片內邏輯電路檢測到 VOK 信號后，內部計時電路開始工作，準確地給出 CPU 和所有系統的復位信號。該方案對系統所有的復位信號管理，能確保所有復位信號的正確順序。EPLD 的可重復編程性可方便后期調試和調整，具有很強的靈活性。片內多余的邏輯可用于系統所需的簡單邏輯器件，避免了采用過多的分立邏輯器件，在提高系統可靠性的同時節省了 PCB 空間。23 時鐘電路及信號完整性龍芯 2 號和 GT64240 北橋最高工作外頻可達 133MHz。為了達到這個要求，純凈、穩定的時鐘設計以及對關

10、鍵的高速信號進行信號完整性分析是保證整個系統可靠工作的前提。為提高時鐘電路的穩定性，通過仿真確定了系統各時鐘特性阻抗和端接方式，并通過在布線時控制相關時鐘信號嚴格等長來控制傳輸延遲。圖 5 所示是采用源端匹配方式、驅動信號為 133M Plus 信號、板級時鐘阻抗為 50時掃描匹配電阻從 20D70、步進為 5時的反射仿真波形。從圖中可以看出，所有時鐘波形信號都滿足單調性，但在某些區域有較大的過沖。限定過沖在 300mV 以內，匹配電阻值應在 40-55之間，具體可由實際也可對 EMI、串擾進行仿真。決定。仿真工具采用的是 Cademe 的 PCB SI。用該工具同時除時鐘信號外，對所有信號也

11、進行了分析，確定了 sysad 總線和 sdram 總線等信號為系統的關鍵高速信號。對這些關鍵信號，由于板級布線密度很大，必須考慮串擾、過沖等可能發生的信號完整性問題。這里采取了先期約束布線機制，針對不同的信號制定了相應的布線規范，包括等長信號組、布線間距、最大最小布線長度等。后期通過提取實際布線的拓撲結構進行仿真，根據仿真結果進行布線調整。后期的調試證明了這種方法的可行性。由于充分考慮到設計中的各個關鍵環節，基于龍芯 2 號處理器的 PC104 Plus 處理器模塊投板并調試成功。經過實際測試，能穩定運行計算所為龍芯 2 號移植的 Linux 操作系統和相關的測試程序中，并達到系統設計的各項

12、預期目標現已成功應用于一航空電子儀中。經過實際應用表明，該處理器模塊運行可靠，可推廣應用本篇文章來源于| HYPERLINK http:/w/ http:/w山東照明網原文：/html/zhaomingbaike/dianzijishu/2009/0726/53765.html+ARM 發布其最低功耗微處理架構2009-02-24 00:02:42 8904 人閱讀 作者：plusStar 編輯：Zzyq 我要爆料英國 ARM 公司于 2009 年 2 月 23 日發布是其最新的低功耗微處理器架構Cortex M0，Cortex M0 是目前 ARM 旗下 RISC 處理器架構體系中最小、每瓦

13、計算效率最高、最節能的，它的出現讓許多目前仍在使用 8 位單片機自動控制設備或者智能家電在成本不增加的情況下升級到 32 位處理器的性能并降低功耗。Cortex M0 處理器架構用 12000 個門電路實現了 Thumb RISC 指令集支持、速的級聯向量中斷控制和深度節能的睡眠控制。從 ARM 公布的數據看，其實現了 0.085mW/MHz 的超低功耗和 0.90 DMIPS/mW的每瓦計算效率。Cortex M0 處理器架構的簡單高效使其能方便地集成到模擬設備和混合信號處理設備中，這也讓 ARM體系得以進入超低功耗應用領域和片上系統領域中，尤其是：-體內醫療設備電子測量智能燈控數字模擬混合

14、傳感器復雜電機控制控制器支持復雜協議的傳輸控制器Cortex M0 架構可以由第制造商在其產品上實現，或者通過 FPGA 等通用可編程邏輯門元件軟件實現，這可以幫助軟硬件開發者將這種先進的 RISC 架構方便地集成到他們的設計中。Cortex M0 與先前發布的 M1 M3 R4 R4F A8 A9 A9-MultiCore 一起了從電子手表控制到 Netbook處理的完整Cortex 產品線，也許未來十年，生活在一個 Cortex 無處不在的智慧地球中?，F在，可能更感的是以 ARM 架構為代表的 RISC 體系是否會在可以預見的將來侵入一直由 x86 架構把守的 CISC 市場+無與倫比的性

15、能，2GHz 標準操作可提供 TSMC 40G 硬宏實現與高性能計算消耗的功率相比，ARM Cortex-A9 處理器可提供功率更低的卓越功能，其中包括：Cortex-A9 MPCore 多核處理器Cortex-A9 MPCore 多核處理器集成了經驗證非常成功的 ARM MPCore 技術以及增強功能，以此簡化了多核解決方案，并使其應用范圍得到擴展。Cortex-A9 MPCore 處理器可提供史無前例的可擴展的最高性能，同時還支持靈活設計和新功能，從而進一步降低和控制處理器和系統級的能耗。借助 Cortex-A9 MPCore 處理器的定向實現，移動設備的最高性能還可在現在的解決方案的基礎

16、上不斷提高，具體方法是：利用設計靈活性和 ARM MPCore技術提供的高級功率管理技術，在散熱受限以及移動電源預算緊張的情況下維持運行。使用可伸縮的最高性能，該處理器可超過現今類似的高性能設備的性能，并可在拓寬市場Cortex-A9 簡介Cortex-A9 是性能最高的 ARM 處理器，可實現受到廣泛支持的 ARMv7 體系結構的豐富功能。Cortex-A9 處理器的設計旨在打造最先進的、高效率的、長度動態可變的、多指令執行超標量體系結構，提供采用亂序猜測方式執行的 8 階段管道處理器，憑借范圍廣泛的消費類、網絡、企業和移動應用中的前沿產品所需的功能，它可以提供史無前例的高性能和高能效。Co

17、rtex-A9 微體系結構既可用于可伸縮的多核處理器（Cortex-A9 MPCore 多核處理器），也可用于更傳統的處理器（Cortex-A9 單核處理器）。可伸縮的多核處理器和單核處理器支持 16、32 或 64KB 4 路關聯的 L1 高速緩存配置，對于可選的 L2 高速緩存控制器，最多支持 8MB 的 L2 高速緩存配置，它們具有極高的靈活性，均適用于特定應用領域和市場。Cortex-A9 白皮書通過提高性能、降低功耗來提高能效；提高最高性能，滿足要求更高的應用需求；能夠在多個設備之間共享工具投資；應用通過共享以下常見需求，Cortex-A9 處理器可提供滿足各種不同市場應用需求的可擴

18、展解決方案，包括移動以及高性能的消費類產品和企業產品：以低功耗為目標的單核實現，面向成本敏感型設備利用高級 MPCore 技術，最多可擴展為 4 個一致的內核可選 NEON和/或浮點處理引擎Cortex-A9 MPCore 多核處理器的基礎上進行穩定的軟件投資。Cortex-A9 單核處理器Cortex-A9 處理器提供了史無前例的高性能和高能效，從而使其成為需要在低功耗、成本敏感、基于單核處理器的設備中提供高性能的所有設計的理想解決方案。使用便利的可流和 IP 成品，Cortex-A9 處理器可為基于 ARM11 處理器的現有設計提供理想的升級途 徑，這類設計需要在相似的硅成本和電源預算基礎上提供更高的性能和更高級別的能效，同時使軟件環境保持兼容。Cortex-A9 單核處理器為獨立指令和數據事務提供了雙重、低延遲、 Harvard 64 位 AMBA 3 AXI 主接口，在內存的緩存區域之間數據時，它能夠維持每五個處理器周期執行四次雙字寫入。Cortex-A9 的 TSMC 40G 硬宏實現除了單核和多核軟宏外，常用的雙核配