集成電路上機報告_第1頁
集成電路上機報告_第2頁
集成電路上機報告_第3頁
集成電路上機報告_第4頁
集成電路上機報告_第5頁
已閱讀5頁,還剩17頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、集成電路設計上機實驗報告班級: 1302018 姓名:學號: 黃瑾男 2016年 4月 25 日目錄第一部分 簡單數字電路設計 (1)D觸發器設計(2)全加器設計(3)加/減法計數器設計第二部分 簡單模擬放大電路設計(要求:用Sedit畫圖、Ledit/SPR自動布局布線、Tspice功能仿真。)第三部分 手工繪制CMOS結構Nand2或Nor2或Inv版圖第四部分 模擬電路設計、仿真及版圖繪制 (要求:對一個模擬電路如差分對完成Sedit畫圖、Tspice功能仿真、Ledit手工畫出版圖。)第一部分 簡單數字電路設計D觸發器設計詳細設計過程 :D觸發器(data f

2、lip-flop或delay flip-flop)由6個與非門組成,其中G1和G2構成基本RS觸發器。電平觸發的主從觸發器工作時,必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現干擾信號,那么就有可能使觸發器的狀態出錯。而邊沿觸發器允許在CP觸發沿來到前一瞬間加入輸入信號。這樣,輸入端受干擾的時間大大縮短,受干擾的可能性就降低了。邊沿D觸發器也稱為維持-阻塞邊沿D觸發器。工作過程如下:1)CP=0時,與非門G3和G4封鎖,其輸出Q3=Q4=1,觸發器的狀態不變。同時,由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開,因此可接收輸入信號D,Q5=D,Q6=Q5非=D非。2)當CP由0

3、變1時觸發器翻轉。這時G3和G4打開,它們的輸入Q3和Q4的狀態由G5和G6的輸出狀態決定。Q3=Q5非=D非,Q4=Q6非=D。由基本RS觸發器的邏輯功能可知,Q=Q3非=D。3)觸發器翻轉后,在CP=1時輸入信號被封鎖。這是因為G3和G4打開后,它們的輸出Q3和Q4的狀態是互補的,即必定有一個是0,若Q3為0,則經G3輸出至G5輸入的反饋線將G5封鎖,即封鎖了D通往基本RS觸發器的路徑;該反饋線起到了使觸發器維持在1狀態和阻止觸發器變為0狀態的作用,故該反饋線稱為置1維持線,置0阻塞線。Q4為0時,將G3和G6封鎖,D端通往基本RS觸發器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發器維

4、持在0狀態的作用,稱作置0維持線;Q4輸出至G3輸入的反饋線起到阻止觸發器置1的作用,稱為置1阻塞線。因此,該觸發器常稱為維持-阻塞觸發器。總之,該觸發器是在CP正跳沿前接受輸入信號,正跳沿時觸發翻轉,正跳沿后輸入即被封鎖,三步都是在正跳沿后完成,所以有邊沿觸發器之稱。與主從觸發器相比,同工藝的邊沿觸發器有更強的抗干擾能力和更高的工作速度。 /span。由基本RS觸發器的邏輯功能可知,Q=Q3非=D。特征:1)功能表DCLKQQN0時鐘上升沿011時鐘上升沿100last Qlast QN1last Qlast QN12)方程3)時序圖波形圖(CP,D,Q)Tanner電路:波形:版圖:結果分

5、析 Tanner電路圖是按照標準d觸發器原理圖繪制的,輸出Q的波形應該是D波形向后平移一個單位。從波形上看符合此原理。版圖是利用spr功能自動生成的,如上。全加器設計詳細設計過程一位全加器(FA)的邏輯表達式為:SABCinCoABBCinACin其中A,B為要相加的數,Cin為進位輸入;S為和,Co是進位輸出;如果要實現多位加法可以進行級聯,就是串起來使用;比如32位+32位,就需要32個全加器;這種級聯就是串行結構速度慢,如果要并行快速相加可以用超前進位加法,超前進位加法前查閱相關資料;如果將全加器的輸入置換成A和B的組合函數Xi和Y(S0S3控制),然后再將X,Y和進位數通過全加器進行全

6、加,就是ALU的邏輯結構結構。即 Xf(A,B)Yf(A,B)不同的控制參數可以得到不同的組合函數,因而能夠實現多種算術運算和邏輯運算。表2-1一位全加器的真值表ADD100110011ADD201010101CARRY_OUT00001111SUM反相器|UTP|,所以V2導通,且導通內阻很低,所以UO=UOHUDD, 即輸出為高電平.(2)當UI=UIH=UDD時,UGS1=UDDUTN,V1導通,而UGS2=0|UTP|,因此V2截止。此時UO=UOL0,即輸出為低電平。 可見,CMOS反相器實現了邏輯非的功能.CMOS反相器的主要特性?CMOS反相器的電壓傳輸特性如圖2.7-2所示。C

7、MOS 反相器的電流傳輸特性2.7-3圖 2.7-2 CMOS反相器的電壓傳輸特性在AB段由于V1截止,阻抗很高,所以流過V1和V2的漏電流幾乎為0。 在CD段V2截止,阻抗很高,所以流過V1和V2的漏電流也幾乎為0。只有在BC段,V1和V2均導通時才有電流iD流過V1和V2,并且在UI=1/2UDD附近,iD最大。版圖繪制如下:課程總結:這次上機我掌握了tanner的基本操作與分析方法,掌握各種虛擬儀器的使用方法。我們要適應未來社會的發展,多學點專業技術知識,就像今天學習的內容,掌握各種仿真分析法,掌握各種模擬和數字電路的特點,能做基本的設計電路,理解軟件在常用電力電子電路中的一般分析步驟。這都是我們這次實驗需要掌握的。我們還要明白“數字電子技術”是電子、通信、計算機、機電等類專業

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論