1、第第10章章 半導體存儲器和可編程邏輯器件半導體存儲器和可編程邏輯器件學習要點：學習要點：熟悉常用ROM的內部結構和使用方法熟悉常用RAM的內部結構和使用方法掌握存儲器容量的擴展方法（字、位）了解可編程邏輯器件：PLD、PAL、GALhttp:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http

2、:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 半導體存儲器是一種能存儲大量二值信息（或稱為二半導體存儲器是一種能存儲大量二值信息（或稱為二值的數據）的半導體器件。值的數據）的半導體器件。 在電子計算機以及其他的一些數字系統的工作過程中，在電子計算機以及其他的一些數字系統的工作過程中，都需要對大量的數據進行存儲。因此，存儲器也就成了這都需要對大量的數據進行存儲。因此，存儲器也就成了這些數字系統不可缺少的組成部分。些數字系統不可缺少的組成部分。 半導體存儲器的種類很多，首

3、先從存、取功能上可以半導體存儲器的種類很多，首先從存、取功能上可以分為分為只讀存儲器只讀存儲器（Read-only Memory，簡稱，簡稱ROM）和）和隨機隨機存儲器存儲器（Random Access Memory，簡稱，簡稱RAM）兩大類。）兩大類。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ h

4、ttp:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ htt

5、p:// http:/ http:/ http:/ http:/ http:/ http:/ ROM的結構的結構主要由地址譯碼主要由地址譯碼器、存儲體及讀器、存儲體及讀出電路等三部分出電路等三部分組成。組成。 地址譯碼器地址譯碼器的作用是將輸入的地址譯碼成相應的控制的作用是將輸入的地址譯碼成相應的控制信息，利用這個控制信號從存儲矩陣中把指定的單元選出，信息，利用這個控制信號從存儲矩陣中把指定的單元選出，并把其中的數據送到讀出電路。并把其中的數據送到讀出電路。 存儲矩陣中字線和位線交叉處能存儲一位二進制信息的電存儲矩陣中字線和位線交叉處能存儲一位二進制信息的電路叫做一個

6、路叫做一個存儲元存儲元。而一個字線所對應的。而一個字線所對應的m個存儲元的總體叫個存儲元的總體叫作一個存儲單元。作一個存儲單元。ROM中的存儲元不用觸發器而用一個半導體中的存儲元不用觸發器而用一個半導體二極管或三極管，但更多的是由二極管或三極管，但更多的是由MOS場效應管組成。這種存儲場效應管組成。這種存儲元雖然寫入不方便，但電路結構簡單，有利于提高集成度。元雖然寫入不方便，但電路結構簡單，有利于提高集成度。 讀出電路讀出電路的作用有兩個：一是提高存儲器的帶負載能力；的作用有兩個：一是提高存儲器的帶負載能力；二是實現對輸出狀態的三態控制，以便于系統的總線聯結。二是實現對輸出狀態的三態控制，以便

7、于系統的總線聯結。 通常用位（通常用位（bit）和字節（）和字節（Byte）作為存儲器的存儲單位。）作為存儲器的存儲單位。 位用來表示一個二進制信息的位用來表示一個二進制信息的0和和1，是最小的存儲單，是最小的存儲單位。在微型計算機中信息大多是以字節形式存放的。一個位。在微型計算機中信息大多是以字節形式存放的。一個字節由字節由8個信息位組成，字是計算機進行數據處理時，一次個信息位組成，字是計算機進行數據處理時，一次存取、加工和傳遞的一組二進制位，它的長度是字長。字存取、加工和傳遞的一組二進制位，它的長度是字長。字長是衡量計算機性能的一個重要指標長是衡量計算機性能的一個重要指標 2掩模只讀存儲器

8、掩模只讀存儲器 掩模只讀存儲器中的信息是在制造時存入的，存儲掩模只讀存儲器中的信息是在制造時存入的，存儲的數據是由制作過程中使用的掩模板決定的，產品出廠的數據是由制作過程中使用的掩模板決定的，產品出廠后用戶無法作任何的改動。后用戶無法作任何的改動。 掩模只讀存儲器適用于需要大批量生產而使用中又掩模只讀存儲器適用于需要大批量生產而使用中又不需要改動存儲的信息的場合。不需要改動存儲的信息的場合。3可改寫型可改寫型ROM（EPROM） EPROM器件是一種可擦除、可重新編程的只讀存器件是一種可擦除、可重新編程的只讀存儲器，因而在需要經常修改儲器，因而在需要經常修改ROM中內容的場合，它便成中內容的場

9、合，它便成為一種比較理想的器件為一種比較理想的器件 往往EPROM寫入信息時，要用專門的設備，在相關引寫入信息時，要用專門的設備，在相關引腳加的編程電壓，然后信息從編程脈沖引腳寫入腳加的編程電壓，然后信息從編程脈沖引腳寫入EPROM內部。內部。 對已寫入信息的對已寫入信息的EPROM，如須改寫，可用專用的紫外，如須改寫，可用專用的紫外線燈照射除去膠帶的石英蓋板，經線燈照射除去膠帶的石英蓋板，經1020min則芯片中寫入則芯片中寫入的內容全部消失，又可以重新寫入需要的信息。的內容全部消失，又可以重新寫入需要的信息。http:/ http:/ http:/ http:/ http:/ http:/

10、 http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ : 圖圖10-2 2716的引腳圖的引腳圖（1） :地址輸入線。地址輸入線。 100AA （2） ：雙向三態數據線。：雙向三態數據線。正常工作

11、時為輸出線，編程寫入正常工作時為輸出線，編程寫入時為數據的輸入線。時為數據的輸入線。70OO（3） 和和GND：分別接工作：分別接工作電源電壓電源電壓+5V和地。和地。 CCV（4） ：編程電壓輸入引腳：編程電壓輸入引腳。PPV（5） ：芯片片選引腳：芯片片選引腳/編程脈沖輸入引腳分時復用，正編程脈沖輸入引腳分時復用，正常工作時作為芯片片選引腳，編常工作時作為芯片片選引腳，編程時作為編程脈沖輸入引腳。程時作為編程脈沖輸入引腳。/CE PGM（6） ：數據輸出允許信號。：數據輸出允許信號。OE芯片的工作方式由芯片的工作方式由 、 和和 的不同組合所決定，如表的不同組合所決定，如表10-1所示所示

12、/CE PGMOEPPVOE引腳引腳工作方式工作方式Vpp（V）數據線數據線D7D0狀狀態態讀出讀出00+5讀出的數據讀出的數據未選中未選中1 1+5高阻高阻待機待機1+5高阻高阻編程（寫入）編程（寫入）1+25寫入的數據寫入的數據禁止編程禁止編程01+25高阻高阻校驗讀出校驗讀出01+25讀出校驗數據讀出校驗數據CE4電可改寫型電可改寫型ROM（E2PROM） EPROM只能整體擦除，不能單一個存儲單元獨立地擦只能整體擦除，不能單一個存儲單元獨立地擦除，而且擦除操作較麻煩。為克服這些缺點，又研制成了可除，而且擦除操作較麻煩。為克服這些缺點，又研制成了可以用電信號擦除的可編程以用電信號擦除的可

13、編程ROM，這就是通常所說的，這就是通常所說的E2PROM。 在在E2PROM中，中，Intel公司的芯片公司的芯片2816A、2817A和和2864A等較常用。圖等較常用。圖10-3是常用是常用E2PROM的芯片引腳圖。的芯片引腳圖。 http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ ht

14、tp:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 常用常用E2PROM引腳圖引腳圖5快閃存儲器（快閃存儲器（Flash Memory） 快閃存儲器是一種快速在線電修改、且掉電非易失性快閃存儲器是一種快速在線電修改、且掉電非易失性存儲器。存儲器。 快閃存儲器以供電電壓的不同，大體可以分為兩大類：快閃存儲器以供電電壓的不同，大體可以分為兩大類：一類是從用紫外線擦除的一類是從用紫外線擦除的EPROM發展而來的需要用高壓發展而來的需要用高壓（12V）編程的器件，通常需要雙電源

15、（芯片電源、擦除）編程的器件，通常需要雙電源（芯片電源、擦除/編編程電源）供電，型號序列為程電源）供電，型號序列為28F系列；另一類是從系列；另一類是從5V編程、編程、以以E2PROM為基礎的器件，它只需要單一電源供電，其型號為基礎的器件，它只需要單一電源供電，其型號序列通常為序列通常為29C系列（有的序列號也不完全統一）。系列（有的序列號也不完全統一）。 6ROM在組合邏輯設計中的應用在組合邏輯設計中的應用 用用ROM實現組合邏輯的基本原理可從實現組合邏輯的基本原理可從存儲器存儲器和與或和與或邏輯邏輯網絡網絡兩個角度來理解。兩個角度來理解。 用用ROM實現組合邏輯函數時，具體的做法就是將邏輯

16、函實現組合邏輯函數時，具體的做法就是將邏輯函數的輸入變量作為數的輸入變量作為ROM的地址輸入，將每組輸出對應的函數的地址輸入，將每組輸出對應的函數值作為數據寫入相應的存儲單元中即可，這樣按地址讀出的數值作為數據寫入相應的存儲單元中即可，這樣按地址讀出的數據便是相應的函數值。據便是相應的函數值。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ ht

17、tp:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 從與或邏輯網絡的角度看，從與或邏輯網絡的角度看，ROM中的地址譯碼器形成了輸入變量中的地址譯碼器形成了輸入變量的所有最小項，即實現了邏輯變量的與運算。的所有最小項，即實現了邏輯變量的與運算。ROM中的存儲矩陣實現了中的存儲矩陣實現了最小項的或運算，即形成了各個邏輯函數。最小項的或運算，即形成了各個邏輯函數。 圖圖10-4 ROM的與或陣列圖的與或陣列圖（a）框圖；

18、（）框圖；（b）符號矩陣）符號矩陣 如圖如圖10-4所示，其中圖所示，其中圖10-4（a）為）為ROM的框圖，圖的框圖，圖10-4（b）為）為ROM的符號矩陣圖。在圖的符號矩陣圖。在圖10-4（b）中，與陣列中的）中，與陣列中的小圓點表示各邏輯變量之間的與運算，或陣列中的小圓點表小圓點表示各邏輯變量之間的與運算，或陣列中的小圓點表示個最小項之間的或運算。示個最小項之間的或運算。 由圖由圖10-4可知，用可知，用ROM實現邏輯函數時，需列出它的真值實現邏輯函數時，需列出它的真值表或最小項表達式，然后畫出表或最小項表達式，然后畫出ROM的符號矩陣圖。工廠根據用的符號矩陣圖。工廠根據用戶提供的符號矩

19、陣圖，便可生產出所需的戶提供的符號矩陣圖，便可生產出所需的ROM。利用。利用ROM不不僅可實現邏輯函數（特別是多輸出函數），而且可以用作序列僅可實現邏輯函數（特別是多輸出函數），而且可以用作序列信號發生器字符發生器以及存放各種數學函數表（如快速乘法信號發生器字符發生器以及存放各種數學函數表（如快速乘法表、指數表、對數表及三角函數表等）。表、指數表、對數表及三角函數表等）。 用用ROM實現邏輯函數一般按以下步驟進行：實現邏輯函數一般按以下步驟進行：（1）根據邏輯函數的輸入、輸出變量數，確定）根據邏輯函數的輸入、輸出變量數，確定ROM容量，容量，選擇合適的選擇合適的ROM。（2）寫出邏輯函數的最小

20、項表達式，畫出）寫出邏輯函數的最小項表達式，畫出ROM陣列圖。陣列圖。（3）根據陣列圖對）根據陣列圖對ROM進行編程。進行編程。【例例10-1】用用ROM實現四位二進制碼到格雷碼的轉換。實現四位二進制碼到格雷碼的轉換。 解：解：（1）輸入是四位二進制碼，輸出是四位格雷碼，故選用）輸入是四位二進制碼，輸出是四位格雷碼，故選用容量為的容量為的ROM。（2）列出四位二進制碼轉換位格雷碼的真值表，如表）列出四位二進制碼轉換位格雷碼的真值表，如表10-2 所所示。由可寫出下列最小項表達式為示。由可寫出下列最小項表達式為 3210(8,9,10,11,12,13,14,15)(4,5,6,7,8,9,10

21、,11)(2,3,4,5,10,11,12,13)(1,2,5,6,9,10,13,14)GGGG 二進制數（存儲地址）二進制數（存儲地址）B3B2B1B0格雷碼（存放數據）格雷碼（存放數據）G3G2G1G000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000表表10-2 四位二進制碼轉換為四位格雷碼陣列圖四位二進制碼轉換為四位格雷碼陣列圖 （3）可畫出四位二進制碼）可畫出四位二進制碼格雷碼轉

22、換器的格雷碼轉換器的ROM符號矩陣，符號矩陣，如圖如圖10-5所示。所示。圖圖10-5 四位二進制碼轉換為四位格雷碼陣列圖四位二進制碼轉換為四位格雷碼陣列圖 隨機存儲器與只讀存儲器的根本區別在于，正常工作狀隨機存儲器與只讀存儲器的根本區別在于，正常工作狀態下就可以隨時向存儲器里寫入數據或從中讀出數據。根據態下就可以隨時向存儲器里寫入數據或從中讀出數據。根據所采用的存儲單元工作原理的不同，又將隨機存儲器分為靜所采用的存儲單元工作原理的不同，又將隨機存儲器分為靜態存儲器（態存儲器（Static Random Access Memory，簡稱，簡稱SRAM）和）和動態存儲器（動態存儲器（Dynami

23、c Random Access Memory，簡稱，簡稱DRAM）。由于動態存儲器存儲單元的結構非常簡單，所以）。由于動態存儲器存儲單元的結構非常簡單，所以它能達到的集成度遠高于靜態存儲器。但是動態存儲器的存它能達到的集成度遠高于靜態存儲器。但是動態存儲器的存取速度不如靜態存儲器快。取速度不如靜態存儲器快。 1靜態隨機存儲器（靜態隨機存儲器（SRAM） SRAM主要是由主要是由存儲矩陣存儲矩陣、地址譯碼器地址譯碼器和和讀讀/寫寫控制電路控制電路三部分組成，三部分的功能和作用類似于三部分組成，三部分的功能和作用類似于ROM 。圖圖10-6 SRAM的基本結構的基本結構如圖如圖10-6所示所示 ：

24、 稱為片選信號，當稱為片選信號，當 時，時，RAM工作；當工作；當 時，時，所有所有I/O端均為高阻狀態，不能對端均為高阻狀態，不能對RAM進行讀進行讀/寫操作。寫操作。稱為讀稱為讀/寫控制信號。當寫控制信號。當 時，執行讀操作，將存儲單元時，執行讀操作，將存儲單元中的信息送到中的信息送到I/O端上；當時，執行端上；當時，執行 寫操作，加到寫操作，加到I/O端端上的數據被寫入存儲單元中。上的數據被寫入存儲單元中。 靜態存儲單元是靠觸發器的自保功能存儲數據的。靜態存儲單元是靠觸發器的自保功能存儲數據的。C S0CS 1CS /RW/1R W /0R W http:/ http:/ http:/

25、http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ 常用的典型常用的典型SRAM芯片芯片Intel6116的引腳及功能框圖如圖的引腳及功能框圖如圖10-7

26、所示。所示。圖圖10-7 6116引腳和功能框圖引腳和功能框圖 6116芯片的容量是芯片的容量是2K8位，有位，有2048個存儲單元，需要個存儲單元，需要11根根地址線，地址線，7根用于行地址譯碼輸入，根用于行地址譯碼輸入，4根用于列地址譯碼。根用于列地址譯碼。6116的控制線有三條：片選的控制線有三條：片選 、輸出允許、輸出允許 和讀寫控制和讀寫控制 。CSOEWEIntel6116存儲器芯片的工作過程如下：存儲器芯片的工作過程如下： 讀出時，地址輸入線讀出時，地址輸入線 送來的地址信號經譯碼器送送來的地址信號經譯碼器送到行、列地址譯碼器，經譯碼后選中一個存儲單元（其中有到行、列地址譯碼器，

27、經譯碼后選中一個存儲單元（其中有8個存儲位），由個存儲位），由 、 、 構成讀出邏輯構成讀出邏輯（ ， ， ），打開右邊的），打開右邊的8個三態門，被個三態門，被選中單元的選中單元的8位數據經位數據經I/O電路和三態門送到電路和三態門送到 輸出。輸出。100AACSOEWE0CS 0OE 1WE 70DD 寫入時，地址選中某一存儲單元的方法和讀出時相同，寫入時，地址選中某一存儲單元的方法和讀出時相同，但但 、 、 。打開左邊的三態門，從。打開左邊的三態門，從 端輸入的數據經三態門的輸入控制電路送到端輸入的數據經三態門的輸入控制電路送到I/O電路，從而寫電路，從而寫到存儲單元的到存儲單元的8位存

28、儲體中。位存儲體中。0CS 1OE 0WE 70DD 當沒有讀寫操作時，當沒有讀寫操作時， ，即片選處于無效狀態，即片選處于無效狀態，輸入輸出三態門呈高阻狀態，從而使存儲器芯片與系統總輸入輸出三態門呈高阻狀態，從而使存儲器芯片與系統總線隔離。線隔離。 1CS 2動態隨機存儲器（動態隨機存儲器（DRAM） 動態動態RAM的存儲矩陣由動態的存儲矩陣由動態MOS存儲單元組成。動態存儲單元組成。動態MOS存儲單元利用存儲單元利用MOS管的柵極電容來存儲信息，但由于管的柵極電容來存儲信息，但由于柵極電容的容量很小，而漏電流又不可能絕對等于柵極電容的容量很小，而漏電流又不可能絕對等于0，所以，所以電荷保存

29、的時間有限。為了避免存儲信息的丟失，必須定時電荷保存的時間有限。為了避免存儲信息的丟失，必須定時地給電容補充漏掉的電荷，通常把這種操作稱為刷新或再生，地給電容補充漏掉的電荷，通常把這種操作稱為刷新或再生，因此因此DRAM存儲單元的結構能做得非常簡單，所用原件少，存儲單元的結構能做得非常簡單，所用原件少，功耗低，因而目前已成為大容量功耗低，因而目前已成為大容量RAM的主流產品。的主流產品。 與靜態與靜態RAM相比，動態相比，動態RAM具有成本低、功耗小的優具有成本低、功耗小的優點，適用于需要大容量數據存儲空間的場合。但動態點，適用于需要大容量數據存儲空間的場合。但動態RAM需要刷新邏輯電路，每隔

30、一定的時間就要將所存的信息刷新需要刷新邏輯電路，每隔一定的時間就要將所存的信息刷新一次，以保證數據信息不丟失，所以，它的使用受到一定的一次，以保證數據信息不丟失，所以，它的使用受到一定的限制。限制。 2006年出現了一種新型的集成動態年出現了一種新型的集成動態RAM（iRAM），），它將一個完整的動態它將一個完整的動態RAM系統包括動態刷新硬件邏輯集成系統包括動態刷新硬件邏輯集成到一個芯片中，從而兼有靜態到一個芯片中，從而兼有靜態RAM、動態、動態RAM的優點。的優點。Intel公司提供的公司提供的iRAM芯片有芯片有2186、2187等。等。 在數字系統中，當使用一片在數字系統中，當使用一片

31、ROM或或RAM器件不能滿足器件不能滿足存儲容量時，必須將若干片存儲容量時，必須將若干片ROM或或RAM連在一起，以擴展存連在一起，以擴展存儲容量。擴展的方法可以通過增加位數或字數來實現。儲容量。擴展的方法可以通過增加位數或字數來實現。 1位數的擴展位數的擴展 存儲器芯片的字長多數為一位、四位、八位等。當存儲器芯片的字長多數為一位、四位、八位等。當實際的存儲系統的字長超過存儲器芯片的字長時，需要實際的存儲系統的字長超過存儲器芯片的字長時，需要進行位展。進行位展。 位擴展可以利用芯片的并聯方式實現位擴展可以利用芯片的并聯方式實現 。http:/ http:/ http:/ http:/ http

32、:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ RAM的位擴展連接法的位擴展連接法2字數的擴展字數的擴展 如果每一片存儲器的數據位數夠用而字數不夠用時，如果每一片存儲器的數

33、據位數夠用而字數不夠用時，則需要采用字擴展方式，將多片存儲器（則需要采用字擴展方式，將多片存儲器（RAM或或ROM）芯片接成一個字數更多的存儲器。芯片接成一個字數更多的存儲器。 字數的擴展可以利用外加譯碼器控制芯片的片選字數的擴展可以利用外加譯碼器控制芯片的片選（ ）輸入端來實現。）輸入端來實現。 CShttp:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http

34、:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ / http:/ http:/ http:/ http:/ http:/ http:/ RAM的字擴展連接法的字擴展連接法 圖圖10-9是用字擴展方式將是用字擴展方式將4片片2568位的位的RAM擴展為擴展為10248位位RAM的系統框圖。圖中，譯碼器的輸入是系統的高的系統框圖。圖中，譯碼器的輸入是系統的高位地址位地址 、 ，其輸出是各片，其輸出是各片RAM的片選信號。的片選信號。若若 ，則，則RAM（2）片的）片的 ，其余各片，其余各片R

35、AM的的 均為均為1，故選中第二片。如果只有第二片的信息可以，故選中第二片。如果只有第二片的信息可以讀出，送到位線上，讀出的內容則由低位地址讀出，送到位線上，讀出的內容則由低位地址 決定。決定。顯然，顯然，4片片RAM輪流工作，任何時候，只有一片輪流工作，任何時候，只有一片RAM處于處于工作狀態，整個系統字數擴大了工作狀態，整個系統字數擴大了4倍，而字長仍為倍，而字長仍為8位。位。 9A8A9 801A A 0CS CS70AA ROM的字擴展方法與上述方法相同。的字擴展方法與上述方法相同。 如果一片如果一片RAM或或ROM的位數和字數都不夠用，就需要同的位數和字數都不夠用，就需要同時采用位擴

36、展和字擴展方法，用多片器件組成一個大的存儲器時采用位擴展和字擴展方法，用多片器件組成一個大的存儲器系統，以滿足對存儲容量的要求。系統，以滿足對存儲容量的要求。 利用邏輯功能的特點將數字集成電路分類，可以分利用邏輯功能的特點將數字集成電路分類，可以分為為通用型通用型和和專用型專用型兩類。兩類。 通用型也叫做標準型或者非用戶定制器件，中、小規模通用型也叫做標準型或者非用戶定制器件，中、小規模數字集成電路（如數字集成電路（如74系列及其改進系列、系列及其改進系列、CC4000系列、系列、74HC系列等）都屬于通用型數字集成電路。這類器件價格低，系列等）都屬于通用型數字集成電路。這類器件價格低，性能好

37、，邏輯功能比較簡單且固定不變，但因集成度低而功性能好，邏輯功能比較簡單且固定不變，但因集成度低而功能有限，構成系統時靈活性差，芯片間往往有大量的連線，能有限，構成系統時靈活性差，芯片間往往有大量的連線，最終導致系統可靠性差、費用高、功耗和體積大等缺點。然最終導致系統可靠性差、費用高、功耗和體積大等缺點。然而這類器件目前仍在許多場合下使用，不能完全淘汰。而這類器件目前仍在許多場合下使用，不能完全淘汰。 可編程邏輯器件（可編程邏輯器件（Programmable Logic Device，簡稱，簡稱PLD）屬于用戶半定制器件，它給數字系統設計者提供了一）屬于用戶半定制器件，它給數字系統設計者提供了一

38、系列功能強、速度高和靈活性大的新型器件。系列功能強、速度高和靈活性大的新型器件。 PLD是是20世紀世紀70年代發展起來的一種新型邏輯器件。實年代發展起來的一種新型邏輯器件。實際上，它主要是一種與或兩級結構的器件，其最終邏輯結構和際上，它主要是一種與或兩級結構的器件，其最終邏輯結構和功能由用戶決定。功能由用戶決定。PLD器件包括器件包括PROM、可編程陣列邏輯、可編程陣列邏輯PAL（Programmable Array Logic，簡稱，簡稱PAL）、）、GAL（Generic Array Logic，簡稱，簡稱GAL）等多種結構。）等多種結構。 第一個第一個PLD器件即可編程只讀存儲器（器件

39、即可編程只讀存儲器（PROM），于），于20世世紀紀70年代初期制成。至今已經歷了幾個發展階段。年代初期制成。至今已經歷了幾個發展階段。 第一階段第一階段的產品是把的產品是把“與與”陣列全部連好，而陣列全部連好，而“或或”陣列陣列為可為可 編程的熔絲編程的熔絲PROM；“與與”陣列和陣列和“或或”陣列均為陣列均為可編程的可編程的PLA。 第二階段第二階段為為“與與”陣列可編程，而陣列可編程，而“或或”陣列為固定的可陣列為固定的可編程陣列邏輯器編程陣列邏輯器PAL。 第三階段第三階段為通用陣列邏輯為通用陣列邏輯GAL。 第四階段第四階段為復雜的可編程邏輯器為復雜的可編程邏輯器CPLD（Compl

40、ex Programmable Logic Device，簡稱，簡稱CPLD），將簡單的），將簡單的PLD的的概念作了進一步的擴展，并提高了集成度。現場可編程門陣列概念作了進一步的擴展，并提高了集成度。現場可編程門陣列FPGA（Field Programmable Gate Array，簡稱，簡稱FPGA），是），是20世紀世紀80年代中期發展起來的另一類型的可編程器件。年代中期發展起來的另一類型的可編程器件。利用利用PLD器件設計數字系統具有以下優點：器件設計數字系統具有以下優點：（1）減少系統得硬件規模。）減少系統得硬件規模。 （2）增強邏輯設計的靈活性。）增強邏輯設計的靈活性。 （3）縮

41、短系統設計周期。）縮短系統設計周期。 （4）簡化系統設計，提高系統速度。）簡化系統設計，提高系統速度。 （5）降低系統成本。）降低系統成本。 10.2.1 PLD的電路表示法的電路表示法PLD器件的連接表示法如圖器件的連接表示法如圖 ：圖圖10-10 PLD的連接表示法：的連接表示法： PLD器件圖中與門的畫法與傳統畫法不同，例如器件圖中與門的畫法與傳統畫法不同，例如3個輸入個輸入端的與門畫法表示在圖端的與門畫法表示在圖10-11中。中。 圖圖10-11 與門畫法與門畫法 因為因為PLD器件中的與門輸入端很多，一般一個與門往往要有器件中的與門輸入端很多，一般一個與門往往要有幾十個輸入，傳統畫法

42、已不適應，而幾十個輸入，傳統畫法已不適應，而PLD表示法更適合于表示法更適合于“陣列陣列圖圖”。 PLD器件圖一般將可編程的部分畫成器件圖一般將可編程的部分畫成“陣列圖陣列圖”的形式。輸的形式。輸入線在陣列圖中往往畫成列線（豎線），與門的輸入線往往畫成入線在陣列圖中往往畫成列線（豎線），與門的輸入線往往畫成行線（橫線）。圖行線（橫線）。圖10-12所示為所示為3端輸入的端輸入的“與與”陣列圖。陣列圖。圖圖10-12 陣列圖陣列圖 10.2.2 可編程陣列邏輯器件可編程陣列邏輯器件PAL PAL有許多產品型號，不同型號的器件其內部與門陣列的結構有許多產品型號，不同型號的器件其內部與門陣列的結構基

43、本上是相同的，但輸出電路的結構和反饋方式卻不相同，常見的有基本上是相同的，但輸出電路的結構和反饋方式卻不相同，常見的有以下幾種：以下幾種： （1）專用輸出結構。）專用輸出結構。這種結構的輸出端只能輸出信號，這種結構的輸出端只能輸出信號，不能兼作輸入。如圖不能兼作輸入。如圖10-13所示：所示：圖圖10-13 專用輸出結構專用輸出結構 （2）可編程）可編程I/O結構。結構。如圖如圖10-14所示：所示： 圖圖10-14 可編程可編程I/O結構結構 （3）寄存器輸出結構。）寄存器輸出結構。寄存器輸出結構如圖寄存器輸出結構如圖10-15所示所示：圖圖10-15 寄存器輸出結構寄存器輸出結構（4）異或

44、型輸出結構。）異或型輸出結構。異或型輸出結構如圖異或型輸出結構如圖10-16所示。所示。 圖圖10-16 異或型輸出結構異或型輸出結構 PAL具有如下的三個優點：具有如下的三個優點： （1）提高了功能密度，節省了空間。）提高了功能密度，節省了空間。 （2）提高了設計的靈活性，且編程和使用都比較方便。）提高了設計的靈活性，且編程和使用都比較方便。（3）有通電復位功能和加密功能，可以防止非法復制。）有通電復位功能和加密功能，可以防止非法復制。 PLA器件的發展已經給邏輯設計帶來了很大的靈活性，但器件的發展已經給邏輯設計帶來了很大的靈活性，但它還存在著不足之處：一方面，它采用熔絲連接工藝，只能一它還

45、存在著不足之處：一方面，它采用熔絲連接工藝，只能一次性編程，一旦編程后就不能改寫；另一方面次性編程，一旦編程后就不能改寫；另一方面PLA器件輸出電器件輸出電路結構的類型繁多，會給用戶在選用最佳型號時帶來不便。路結構的類型繁多，會給用戶在選用最佳型號時帶來不便。 通用陣列邏輯器件通用陣列邏輯器件GAL彌補了上述不足，和彌補了上述不足，和PAL一樣，一樣，GAL器件的與陣列是可編程的。然而和器件的與陣列是可編程的。然而和PAL不同的是不同的是GAL器件器件的與陣列采用電擦除、電可編程的的與陣列采用電擦除、電可編程的E2COMS工藝制作，可以用工藝制作，可以用電信號擦除并反復編程上百次，給使用者帶來極大的方便。電信號擦除并反復編程上百次，給使用者帶來極大的方便。 GAL器件沒有專門的或陣列結構，而是在輸出端設置了可器件沒有專門的或陣列結構，而是在輸出端設置了可編程的輸出邏輯宏單元編程的輸出邏輯宏單元OLMC（Output Logic Macro Cell 簡稱簡稱OLMC），通過編程可以將），通過編程可以將OLMC設置成不同的輸出方式。這設置成不同的輸出方式。這樣同一型號的樣同一型號的GAL器件可以實現器件可以實現PAL器件所有的各種輸出電路器件所有的各種輸出電路工作