1、第七章 數字集成電路及其應用7.1 數字電路基礎數字電路基礎2 27.1.1 概述概述一、電子電路中的電信號一、電子電路中的電信號1.模擬信號模擬信號隨時間連續變化的信號隨時間連續變化的信號3 3模擬電路模擬電路: 處理模擬信號的電路處理模擬信號的電路在模擬電路中，主要關心輸入、輸出信號間的在模擬電路中，主要關心輸入、輸出信號間的大小、相位關系。大小、相位關系。C1C2RB+UCCRCT-+ui+-uOuiuo741uouu+Auo4 42. 數字信號數字信號不隨時間連續變化的躍變信號不隨時間連續變化的躍變信號: 矩形脈沖信號等。矩形脈沖信號等。tpT分為分為正脈沖正脈沖、負脈沖負脈沖0+3V

2、0+3V占空比占空比TtDp 5 5數字電路數字電路:處理數字信號的電路處理數字信號的電路數字電路注重輸出、輸入間的邏輯關系。數字電路注重輸出、輸入間的邏輯關系。主要的工具是邏輯代數，主要的工具是邏輯代數，電路的功能用真值表、邏輯表達式及波形圖表示。電路的功能用真值表、邏輯表達式及波形圖表示。條件和結果之條件和結果之間的因果關系間的因果關系6 6二、數制與碼制二、數制與碼制1、數制、數制是計數體制的簡稱。是計數體制的簡稱。常用的進位計數制有常用的進位計數制有十進制十進制(Decimal)、二進制、二進制(Binary)、八進制、八進制(Octal)、十六進制、十六進制(Hexadecimal)

3、十進制十進制D 二進制二進制B 八進制八進制O十六進制十六進制H數碼數碼090、10709、AB C D E F基數基數102816第第i位的權值位的權值10i2i8i16i7 7十進制十進制二進制二進制八進制八進制十六進制十六進制00001111210228100010810101012A11101113B12110014C13110115D14111016E15111117F161000020101001100100144641000111110100017503E8對對照照表表8 82、碼制、碼制編碼：用文字、符號或數碼來表示各個特定對編碼：用文字、符號或數碼來表示各個特定對象的過程。象

4、的過程。二進制編碼：在數字電路中通常用二進制數碼二進制編碼：在數字電路中通常用二進制數碼0和和1構成的代碼來表示十進制數。構成的代碼來表示十進制數。n位二進制可以表示多少個位二進制可以表示多少個“對象對象”？ 2n個個代碼代碼9 9用四位二進制數表示用四位二進制數表示0 09 9十個數碼。四位十個數碼。四位二進制數最多可以有二進制數最多可以有1616種組合，因此種組合，因此0 09 9十個十個字符與這字符與這1616種組合之間可以有多種情況，不同種組合之間可以有多種情況，不同的對應便形成了一種編碼。的對應便形成了一種編碼。常用的常用的8421BCD碼碼1010十進制數十進制數8421BCD84

5、21BCD碼碼0 0000000001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 9100110017.1.2 基本邏輯運算和邏輯門基本邏輯運算和邏輯門1111 數字電路也叫做邏輯電路，研究的是輸出數字電路也叫做邏輯電路，研究的是輸出與輸入之間的邏輯關系與輸入之間的邏輯關系。最基本的邏輯關系或稱邏輯運算有三種：最基本的邏輯關系或稱邏輯運算有三種：與邏與邏輯、或邏輯、非邏輯輯、或邏輯、非邏輯。實現基本邏輯運算的數字電路稱為實現基本邏輯運算的數字電路稱為基本邏輯門基

6、本邏輯門電路。電路。 實際應用中遇到的邏輯問題盡管是千變萬實際應用中遇到的邏輯問題盡管是千變萬化的，但它們都可以用這三種最基本的邏輯運化的，但它們都可以用這三種最基本的邏輯運算復合而成。算復合而成。12121. 與邏輯運算和與門與邏輯運算和與門220V+-ABF只有當開關只有當開關A與與B同時接通時，電燈同時接通時，電燈F才亮，才亮，開關開關A、B接通（條件）與燈接通（條件）與燈F亮（結果）之亮（結果）之間的這種因果關系就為間的這種因果關系就為與邏輯關系與邏輯關系。 1313在照明電路中在照明電路中開關開關A、B的狀態：接通、的狀態：接通、斷開斷開電燈電燈F的狀態：亮、不亮的狀態：亮、不亮22

7、0V+-ABFABF斷開斷開斷開斷開斷開斷開接通接通接通接通斷開斷開接通接通接通接通不亮不亮不亮不亮不亮不亮亮亮1010ABF000110110001真值表真值表(邏輯狀邏輯狀態表態表)14141個輸入變量個輸入變量AF012個輸入變量個輸入變量ABF000110113個輸入變量個輸入變量ABCF000001010011100101110111真值表真值表(邏輯狀態表邏輯狀態表)1515與邏輯狀態表與邏輯狀態表與邏輯表達式與邏輯表達式邏輯乘號邏輯乘號“”可以省略可以省略F=AB =ABABF0001101100011616+ 5VRD1ABFD20+3VAB000+3+3 0+3 +3ABF0

8、00010100111與門與門: 實現與邏輯關系的電路實現與邏輯關系的電路10F000+31717&ABF門電路可以有多個輸入端門電路可以有多個輸入端&ABFC邏輯表達式邏輯表達式 F=ABC1818當開關當開關A接通或者接通或者B接通，接通，或者或者A和和B都接通時，電都接通時，電燈燈F就亮。開關就亮。開關A、B接通接通與燈與燈F亮之間的這種關系亮之間的這種關系為為或邏輯或邏輯關系。關系。000111110110ABF F = A + B或運算也稱邏輯加法運算。或運算也稱邏輯加法運算。 2.或邏輯運算和或門或邏輯運算和或門220V+-BFA1919ABFC 1ABF 12020+3VAF03

9、.非邏輯運算和非門非邏輯運算和非門RB+12VRCAF+3V02121+3V0+3VAF0RB+12VRCAF+3V+3V非邏輯狀態表非邏輯狀態表101AF0非門電路也稱為反相器。非門電路也稱為反相器。2222非門邏輯符號非門邏輯符號1AF2323“與與”、“或或”、“非非”是三種基本的邏輯是三種基本的邏輯關系，任何其它的邏輯關系都可以以它們為基關系，任何其它的邏輯關系都可以以它們為基礎表示。礎表示。最常見的復合邏輯運算有：最常見的復合邏輯運算有：與非運算與非運算或非運算或非運算異或運算異或運算同或運算同或運算4. 復合邏輯運算和復合門復合邏輯運算和復合門2424“與非與非”邏輯運算是與和非組

10、合而成的復合邏輯運邏輯運算是與和非組合而成的復合邏輯運算算 000111100111ABFABF F&AB2525“或非或非”邏輯運算是或和非的復合邏輯運邏輯運算是或和非的復合邏輯運算算 000101100101ABFBAFFAB 12626“異或異或”邏輯運算，只有當兩個輸入變量相邏輯運算，只有當兩個輸入變量相異時，輸出才為異時，輸出才為1。 異或邏輯狀態表異或邏輯狀態表ABF001101010110BABABAF FAB=12727“同或同或”邏輯運算，只有當兩個輸入變量相邏輯運算，只有當兩個輸入變量相同時，輸出才為同時，輸出才為1。 同或邏輯狀態表同或邏輯狀態表ABF0011010110

11、01F=A B ABBA FAB=12828從狀態表可以看出，從狀態表可以看出，兩個變量兩個變量的異或和同的異或和同或互為反函數。或互為反函數。ABF000011101110ABF001010100111異異或或同同或或A B BAA B = BA A B C = CBA ?29297.1.3 邏輯代數基本運算規則和基本定律邏輯代數基本運算規則和基本定律邏輯代數又稱為布爾代數，它是分析和設計邏邏輯代數又稱為布爾代數，它是分析和設計邏輯電路的數學工具。輯電路的數學工具。邏輯變量只能取邏輯變量只能取1和和0兩個值兩個值，表示兩種相反的表示兩種相反的邏輯狀態邏輯狀態。邏輯代數所表示的是邏輯關系。邏輯

12、代數所表示的是邏輯關系。30301. 邏輯代數基本運算規則邏輯代數基本運算規則AAAA1011 00AAAAAAAAAA 01AAAA31312. 邏輯代數基本定律邏輯代數基本定律交換律交換律A+B=B+AAB=BA結合律結合律A+(B+C)=(A+B)+CA(BC)=(AB)C分配律分配律A(B+C)=AB+ACABC=(A+B) (A+C )吸收律吸收律AB+AB=A(A+B ) (A+B) =AA+AB=A A(A+B)=AA+AB=A+BA(A+B)=AB反演律反演律BABA BAAB 3232BAAABA)(BAABABAABABAA 推廣推廣BCABCAA BACBACAC 7.1

13、.4 邏輯函數的代數法化簡與變換3333邏輯函數邏輯函數：通過與、或、非等邏輯運算把各：通過與、或、非等邏輯運算把各個變量聯系起來，就構成了一個邏輯函數。個變量聯系起來，就構成了一個邏輯函數。邏輯電路圖邏輯電路圖：在數字電路中，用邏輯符號表示：在數字電路中，用邏輯符號表示的邏輯關系的電路，稱為邏輯電路圖。的邏輯關系的電路，稱為邏輯電路圖。例3434CAABBACACAABF )(與或表達式與或表達式或與表達式或與表達式與非與非表達式與非與非表達式 這些表達式反映的是同一邏輯關系，可以這些表達式反映的是同一邏輯關系，可以用若干門電路的組合來實現。在用門電路實現用若干門電路的組合來實現。在用門電路

14、實現其邏輯關系時，究竟使用哪種表達式，要看使其邏輯關系時，究竟使用哪種表達式，要看使用哪種門電路。用哪種門電路。3535BAF&1&1ACCAABF CAF1AB11&)(BACAF CAF1AB&CAABF 3636CAABBACACAABF )(ABCF0 00 00 00 00 00 01 11 10 01 10 00 00 01 11 11 11 10 00 00 01 10 01 10 01 11 10 01 11 11 11 11 1邏輯狀態表邏輯狀態表唯一！唯一！3737 利用邏輯代數基本運算規則和基本定律對邏利用邏輯代數基本運算規則和基本定律對邏輯函數進行化簡和變換。輯函數進行

15、化簡和變換。例：化簡例：化簡CABBAABCF 解解BACCAB )(CABBAABCF BAAB BAA)( B 3838例：化簡例：化簡DCBAABCF 解解DCBAABCF DCBABC DCABC DCABBC DAB 11 A+AB=A+B3939DCBAABCF 方法二方法二DABCABC D 11 4040試證明試證明BAABBABA 證明證明)(BABABABABABA )(BABA BAAB 4141例：化簡例：化簡BCCAABF 解解BCCAABF BCAACAAB)( CAABBCACABBCAABCCAAB )1()1(可作為定律用可作為定律用CAABBCCAAB 7.

16、2 集成邏輯門4242優點：可靠性高、體積小、轉換速度快等優點：可靠性高、體積小、轉換速度快等分類：分類：TTL門電路門電路CMOS門電路門電路43437.2.1 TTL門電路門電路1. 與非門與非門+5VFR4R2R1T2R5R3T3T4T1T5AB4444+5VFR4R2R1T2R5R3T3T4T1T5ABF&AB4545&123456714 13 12 11 10 98電源電源+5V地地7400管腳排列圖管腳排列圖4646（1 1）電壓傳輸特性電壓傳輸特性&5VVVUiUoUo/VUi/V1233.601230.33.60.34747Uo/VUi/V1233.6012353.62.40.

17、40.30高電平高電平邏輯邏輯1低電平低電平邏輯邏輯0輸出輸出輸入輸入00.30.81.83.6 5低電平低電平邏輯邏輯0 高電平高電平 邏輯邏輯1（2 2）主要參數主要參數 輸輸出出高高、低低電電平平 輸入高、低輸入高、低電平電平4848Uo/VUi/V1233.60123輸入輸入00.30.81.83.6 5低電平低電平邏輯邏輯0 高電平高電平 邏輯邏輯1（2 2）主要參數主要參數抗干擾容限抗干擾容限低電平噪聲容限低電平噪聲容限UNL=0.8-0.3=0.5V高電平噪聲容限高電平噪聲容限UNH=3.6-1.8=1.8V0.34949平均傳輸延遲時間平均傳輸延遲時間&理想波形理想波形UiUo

18、實際波形實際波形tpHLtpLH平均傳輸延遲時間平均傳輸延遲時間)(21pLHpHLtttpd 505050502. 集電極開路門（集電極開路門（OC門）門）+5VFR2R1T2R3T1T5AB&FAB邏輯符號邏輯符號使用時輸出使用時輸出端要接一上端要接一上拉電阻拉電阻RRVCC5151&FABRVCC工程實踐中，可將幾個工程實踐中，可將幾個OC門的輸出端并聯門的輸出端并聯使用，以實現與邏輯，稱為使用，以實現與邏輯，稱為“線與線與”。F=F1F2VCCF1F2FR&AB&CD52523. 三態門三態門三態門除了輸出高、低電平這兩種狀態之外，還三態門除了輸出高、低電平這兩種狀態之外，還有第三種狀

19、態，即有第三種狀態，即高阻抗狀態（開路狀態），高阻抗狀態（開路狀態），這這時，三態門與外接線路無電的聯系。時，三態門與外接線路無電的聯系。邏輯符號邏輯符號FENBA&ENFENBAEN&輸入端輸入端控制端控制端高電平有效高電平有效低電平有效低電平有效5353可實現用可實現用一條一條總線分時輪流傳送多路信號而不總線分時輪流傳送多路信號而不互相干擾。互相干擾。“1”“0”“0”A1 B15454可實現數據的雙向傳輸。可實現數據的雙向傳輸。15555高高阻阻態態07.2.2 使用集成邏輯門的注意事項5656電源電壓有：額定電源電壓和極限電源電壓電源電壓有：額定電源電壓和極限電源電壓額定電源電壓指正常

20、工作時電源電壓的允許大小：額定電源電壓指正常工作時電源電壓的允許大小：TTL電路為電路為55（54系列為系列為510）；）；CMOS電路為電路為315V（4000B系列為系列為318V）極限電源電壓指超過該電源電壓器件將永久損極限電源電壓指超過該電源電壓器件將永久損壞：壞：TTL電路為電路為7V；4000系列系列CMOS電路為電路為18V。5757輸入高電平電壓應大于輸入高電平電壓應大于UIHmin而小于電源電壓；而小于電源電壓；輸入低電平應大于輸入低電平應大于0而小于而小于UILmax。輸入電平小于輸入電平小于0或大于電源電壓將有可能損壞集或大于電源電壓將有可能損壞集成電路。成電路。除除OC

21、門和三態門外普通門電路輸出不能并聯；門和三態門外普通門電路輸出不能并聯；否則可能燒壞器件。否則可能燒壞器件。門電路的輸出帶同類門的個數不得超過扇出系門電路的輸出帶同類門的個數不得超過扇出系數，否則可能造成狀態不穩定；在速度高時帶數，否則可能造成狀態不穩定；在速度高時帶負載數盡可能少。負載數盡可能少。5858與非門的多余輸入端應接高電平，或非門的多余與非門的多余輸入端應接高電平，或非門的多余輸入端應接低電平，以保證正常的邏輯功能。輸入端應接低電平，以保證正常的邏輯功能。與非門的不用輸入端的處理與非門的不用輸入端的處理AB&+VCCA&懸空懸空AB&AB&+VCC13kCMOS與非與非門不能用門不

22、能用5959或非門的不用輸入端的處理或非門的不用輸入端的處理1AB1AB60607.3 組合邏輯電路組合邏輯電路 組合邏輯電路的分析組合邏輯電路的分析組合邏輯電路的設計組合邏輯電路的設計研究研究內容內容7.3.1 組合邏輯電路的分析6161 組合邏輯電路的分析就是根據給出的邏輯電路圖，組合邏輯電路的分析就是根據給出的邏輯電路圖，找出輸出信號與輸入信號之間的邏輯關系，由此找出輸出信號與輸入信號之間的邏輯關系，由此判斷出它的邏輯功能。判斷出它的邏輯功能。6262= A AB B AB.FA B.A B.A. .A BBF1.AB&FF3F2.6363反演律反演律反演律反演律6464ABF00001

23、1101110從狀態表可以看出，當從狀態表可以看出，當A、B相同時，輸出為相同時，輸出為0，相異時，輸出為，相異時，輸出為1。該電路實現異或邏輯，該電路實現異或邏輯，稱為異或門。稱為異或門。6565例例 2：列出邏輯狀態表分析圖示電路的邏輯功列出邏輯狀態表分析圖示電路的邏輯功能。能。 BC=1=1AFCB CBA CBAF 6666ABCF00000011010101101001101011001111實現奇偶校驗功能。當實現奇偶校驗功能。當A、B、C三個輸入變量中三個輸入變量中有奇數個有奇數個1時電路輸出為時電路輸出為1，否則為，否則為0。該電路是。該電路是判奇電路。判奇電路。7.3.2 組

24、合邏輯電路的設計6767組合邏輯電路的設計就是根據給定的邏輯功組合邏輯電路的設計就是根據給定的邏輯功能要求，設計能實現該功能的簡單而又可靠能要求，設計能實現該功能的簡單而又可靠的邏輯電路。的邏輯電路。 設計組合邏輯電路時，基于選用器件的不同，設計組合邏輯電路時，基于選用器件的不同，有著不同的設計方法，一般的設計方法有：有著不同的設計方法，一般的設計方法有：用集成門電路設計組合邏輯電路。用集成門電路設計組合邏輯電路。 用中規模集成電路（用中規模集成電路（MSI）設計組合邏）設計組合邏輯電路。輯電路。用可編程邏輯器件（用可編程邏輯器件（PLD），設計組合），設計組合邏輯電路。邏輯電路。6868依據

25、邏輯要依據邏輯要求，列出邏求，列出邏輯狀態表輯狀態表寫出邏輯寫出邏輯表達式表達式運用邏輯運用邏輯代數化簡代數化簡或變換或變換 畫出邏畫出邏輯圖輯圖用集成門電路設計組合邏輯電路的一般用集成門電路設計組合邏輯電路的一般步驟如下：步驟如下： 6969例例：設計三人表決電路（：設計三人表決電路（A、B、C）。每人一個按）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。燈表示，多數同意時指示燈亮，否則不亮。首先確定邏輯變量取首先確定邏輯變量取0、1的含義：的含義：A、B、C分別表示三人按鍵的狀態，分別表示三人按鍵的

26、狀態，按下為按下為“1”，不按為，不按為“0”。 F表示表示指示燈的亮滅，燈亮為指示燈的亮滅，燈亮為“1”， 不亮不亮為為“0”。邏輯要求：兩個人（包括兩個邏輯要求：兩個人（包括兩個人）以上同意，指示燈亮人）以上同意，指示燈亮0111 0 0 1 01 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C F 7070CABCABF ABCCABCBABCAF 化簡邏輯式可得化簡邏輯式可得CABCABF CABCAB CABCAB 7171ABFC&7272例例：旅客列車分特快、直快和普快，并依此為：旅客列車分特快、直快和普快，并依此為優先通行次序。某

27、站在同一時間只能有一趟列優先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號。試車從車站開出，即只能給出一個開車信號。試畫出滿足上述要求的邏輯電路（用與非門實畫出滿足上述要求的邏輯電路（用與非門實現）。設現）。設A、B、C分別代表特快、直快、普快，分別代表特快、直快、普快，開車信號分別為開車信號分別為FA、FB、FC。直快直快普快普快特快特快7373根據邏輯要求寫出狀態表根據邏輯要求寫出狀態表A、B、C 1出站出站 0不出站不出站FA、FB、FC 1亮亮 0滅滅ABCFAFBFC0000000010010100100110101001001011001101001111

28、00寫邏輯表達式寫邏輯表達式ABCCABCBACBAFA BCACBAFB CBAFC 7474化簡邏輯表達式并轉換化簡邏輯表達式并轉換CBACBAFBABAFAFCBA 畫出邏輯電路圖畫出邏輯電路圖&1111&ABCFAFBFC7.3.3 常用中規模組合邏輯電路及其應用75751.數據選擇器7676數據選擇器（數據選擇器（Mulitiplexer，簡稱，簡稱MUX）又稱多路）又稱多路開關，能夠實現從多路數據中選擇一路進行傳輸。開關，能夠實現從多路數據中選擇一路進行傳輸。下圖為下圖為數據數據輸入輸入端端選擇控制端選擇控制端數據輸數據輸出端出端使能控制端使能控制端表示低電平有效表示低電平有效D3

29、D2D1D0A1A0WE77774選選1MUX的功能表的功能表選擇器禁止工作選擇器禁止工作W=0；ED0D1D2D3A0A1W4選選1MUX邏輯符號邏輯符號輸入輸入輸出輸出A1A0EW00110101100000D0D1D2D3 E17878 E=0選擇器工作，選擇器工作，哪一路數據被選中由哪一路數據被選中由A0、A1的不同的不同組合決定。組合決定。 301201101001DAADAADAADAAW ED0D1D2D3A0A1W4選選1MUX邏輯符號邏輯符號選擇器工作選擇器工作4選選1數據選擇器的輸出邏輯函數數據選擇器的輸出邏輯函數W 為為7979&11111WD0D1D2D3A0A1E30

30、1201101001DAADAADAADAAW 4選選1數據選擇器邏輯電路圖數據選擇器邏輯電路圖80808選選1數據選擇器數據選擇器1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0EN A2 A1 A0 W D0D1D2D3D4D5D6D7 0100000000ENWA0A1A2D0D1D2D3D4D5D6D7邏輯符號邏輯符號WEN8181 EN=1時，時， 選擇器禁止工作選擇器禁止工作 W=0； EN=0時，時，選擇器工作選擇器工作70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAAD

31、AAAW 1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0EN A2 A1 A0 W D0D1D2D3D4D5D6D7 01000000008282解：解：（2）將）將F進行轉換后與進行轉換后與4選選1MUX輸出函輸出函數的標準形式進行比較數的標準形式進行比較301201101001DAADAADAADAAW 令令A1=A，A0=B，W=F，則，則例例: : 用用4 4選選1 1數據選擇器實現函數數據選擇器實現函數CABAF （1）寫出）寫出4選選1MUX的輸出函數的輸出函數CBABCACBACBA)BB(CA)CC(BACABAF 8383D0=C D

32、1=C D2=1 D3=0CBABCABACBABCACBACBA 3210ABDDBABDADBA 對比可得對比可得AB1 C C0FED0D1D2D3A0A1W04選選1MUX實現邏輯函數實現邏輯函數F接線示意圖接線示意圖 使能端應為使能端應為有效電平有效電平8484例例：設計三人表決電路（：設計三人表決電路（A、B、C）。每人一個按）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。燈表示，多數同意時指示燈亮，否則不亮。ABCCABCBABCAF 邏輯狀態表見邏輯狀態表見7.3.2例題，此處略。例題，

33、此處略。邏輯表達式為邏輯表達式為與用集成門電路設計組合邏輯電路不同，無需化與用集成門電路設計組合邏輯電路不同，無需化簡邏輯表達式，而是將邏輯表達式整理成與數據簡邏輯表達式，而是將邏輯表達式整理成與數據選擇器的標準表達式相同的形式。選擇器的標準表達式相同的形式。8585寫出寫出8選選1MUX的輸出函數的輸出函數70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAW 將將F與與W比較，令比較，令A2=A，A1=B，A0=C，F=WD3= D5=D6=D7=1D0=D1=D2=D4=0則則8686A2ENWMUXA0A1D0

34、D1D2D3D4D5D6D7ABC000101110FEA22. 編碼器8787數字系統中有許多數值、文字符號等信息，用若數字系統中有許多數值、文字符號等信息，用若干位干位0和和1組成一個二進制數碼組（簡稱代碼），組成一個二進制數碼組（簡稱代碼），并指定它所代表的信息，稱為并指定它所代表的信息，稱為“編碼編碼”。實現編碼功能的邏輯電路稱為實現編碼功能的邏輯電路稱為編碼器編碼器。編碼器分為：二進制編碼器、優先二進制編碼編碼器分為：二進制編碼器、優先二進制編碼器、二十進制編碼器等。這里只簡單介紹二器、二十進制編碼器等。這里只簡單介紹二進制編碼器。進制編碼器。8888 編碼器編碼器8989例：把例：

35、把I0，I1， ， I7八個輸入信號編成對應的八個輸入信號編成對應的二進制代碼輸出。二進制代碼輸出。編碼器每次只能對一個信號進編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上的信號同時有效行編碼，不允許兩個或兩個以上的信號同時有效。設輸入信號高電平有效。設輸入信號高電平有效。解：解：8個輸入信號，輸出需用個輸入信號，輸出需用3位二進制代碼，位二進制代碼，用用Y2 、Y1、Y0表示表示 。其編碼表或邏輯狀態。其編碼表或邏輯狀態表如下所示。表如下所示。90903位二進制編碼器狀態表位二進制編碼器狀態表I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y010000000輸輸 入入

36、輸輸 出出010000000010000000010000000010000000010000000010000000010000111100110011010101019191Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7寫出邏輯式并轉換成寫出邏輯式并轉換成“與非與非”式式9292根據邏輯表達式可畫出用集成門電路構成的根據邏輯表

37、達式可畫出用集成門電路構成的3位二進制編碼器的邏輯電路圖（略）。位二進制編碼器的邏輯電路圖（略）。 這個這個3 3位二進制編碼器有位二進制編碼器有8 8個輸入端個輸入端3 3個輸出端，個輸出端，所以也稱所以也稱8-38-3線編碼器。線編碼器。83線編碼器線編碼器 3.譯碼器9393譯碼是編碼的逆過程，譯碼器的作用剛好與編碼器譯碼是編碼的逆過程，譯碼器的作用剛好與編碼器相反，它將輸入的二進制代碼按其編碼時所賦予的相反，它將輸入的二進制代碼按其編碼時所賦予的含義譯成相應的信號輸出，輸出信號以高、低電平含義譯成相應的信號輸出，輸出信號以高、低電平表示。表示。 譯碼器分為：二進制譯碼器、二十進制譯碼器

38、譯碼器分為：二進制譯碼器、二十進制譯碼器和顯示譯碼器等。和顯示譯碼器等。9494二進制譯碼器（又稱為二進制譯碼器（又稱為n2n線譯碼器）線譯碼器） 959574LS139雙雙24線譯碼器線譯碼器74LS139邏輯狀態表邏輯狀態表9696例：應用例：應用24線譯碼器將四個外部設備線譯碼器將四個外部設備A、B、C、D的數據分時送入計算機中。的數據分時送入計算機中。 譯碼器工作譯碼器工作9797011110選中選中數據數據9898在數字系統中，常常需要將測量和運算的結果在數字系統中，常常需要將測量和運算的結果直接以人們習慣的十進制數字形式顯示出來。直接以人們習慣的十進制數字形式顯示出來。為此，要把二

39、為此，要把二十進制代碼送到譯碼器，并用十進制代碼送到譯碼器，并用譯碼器的輸出去驅動數碼顯示器件，顯示相應譯碼器的輸出去驅動數碼顯示器件，顯示相應的數字。的數字。 譯碼器譯碼器二十進二十進制代碼制代碼驅動器驅動器顯示器顯示器常用七段半常用七段半導體數碼管導體數碼管9999 半導體數碼管中的半導體數碼管中的LED連連接方式接方式共陰極共陰極共陽極共陽極+5Va b c d e f ga b c d e f g100100七段顯示譯碼器七段顯示譯碼器74LS49與半導體數碼管與半導體數碼管的連接示意圖的連接示意圖 上拉電阻上拉電阻共陰極共陰極二十進二十進制代碼制代碼7.4 集成觸發器101101雙穩

40、態觸發器是一種具有記憶功能的基本邏輯單雙穩態觸發器是一種具有記憶功能的基本邏輯單元電路，它有兩種穩定狀態：元電路，它有兩種穩定狀態：0態態和和1態態，在，在觸發觸發信號信號的作用下，可以從原來的一種穩定狀態翻轉的作用下，可以從原來的一種穩定狀態翻轉到另一種穩定狀態。到另一種穩定狀態。按邏輯功能的不同可分為按邏輯功能的不同可分為R-S觸發器、觸發器、J-K觸發器、觸發器、D觸發器和觸發器和T觸發器等；按電路結構的不同可分為觸發器等；按電路結構的不同可分為基本觸發器、電平觸發器和邊沿觸發器。基本觸發器、電平觸發器和邊沿觸發器。 102102觸發器觸發器QQ一個或多一個或多個輸入個輸入Q端的狀態代表

41、端的狀態代表觸發器的狀態觸發器的狀態Q=1，Q0時稱觸時稱觸發器處于發器處于“1”態態Q=0，Q1時稱觸時稱觸發器處于發器處于“0”態態只需了解觸發器的基本工只需了解觸發器的基本工作原理，作原理，重點掌握邏輯功重點掌握邏輯功能能，以便能正確的使用。，以便能正確的使用。邏輯狀態相反，邏輯狀態相反，否則為非法輸出否則為非法輸出7.4.1 RS觸發器103103將兩個與非門的輸出端、輸入端相互交叉連接，將兩個與非門的輸出端、輸入端相互交叉連接，就構成了基本就構成了基本R-S觸發器觸發器 。輸入端輸入端輸出端輸出端&G1&G2SDRDQQ104104&G1&G2SDRDQQRDSDQ011011001

42、05105 RD = 0 ， SD=110RD端稱為端稱為置置0端或端或復位端復位端 101&G1&G2SDRDQQ加輸入信號前加輸入信號前Q=0或或Q=1加輸入信號后加輸入信號后Q=01010610601011&G1&G2SDRDQQ加輸入信號前加輸入信號前Q=0或或Q=1加輸入信號后加輸入信號后Q=110 RD =1 ， SD=0SD端稱為置端稱為置1端或置位端端或置位端 107107 RD = 1 ， SD=111nQnQ觸發器保觸發器保持原狀態持原狀態觸發器具有觸發器具有記憶功能記憶功能Qn觸發器原狀態觸發器原狀態&G1&G2SDRDQQ108108 RD = 0 ， SD=000不符

43、合觸發器的兩不符合觸發器的兩個輸出狀態相反的個輸出狀態相反的要求。對應的輸入要求。對應的輸入狀態禁止加入。狀態禁止加入。11&G1&G2SDRDQQ109109邏輯符號邏輯符號RDSDQ說明說明010復位復位101置位置位11保持原狀態保持原狀態記憶記憶00不確定不確定禁止禁止SDRDQQ110110SD&G1&G2RDQQ&G3&G4SRCP基本基本RS觸發器觸發器控制電路控制電路輸入端輸入端時鐘脈沖時鐘脈沖輸入端輸入端111111SD&G1&G2RDQQ&G3&G4SRCP直接置直接置1端端直接置直接置0端端SD，RD 用于用于預置觸發器的預置觸發器的初始狀態。初始狀態。工工作過程中應處作

44、過程中應處于高電平于高電平，對，對電路工作狀態電路工作狀態無影響。無影響。SDRDQ011100112112鐘控鐘控RS狀態表狀態表Qn時鐘脈沖到來前觸發器的狀態時鐘脈沖到來前觸發器的狀態Qn+1時鐘脈沖到來后觸發器的狀態時鐘脈沖到來后觸發器的狀態CP高電平時觸發器狀態由高電平時觸發器狀態由R、S確定確定CPSRQn+10 Qn100Qn10101101111不定不定11SD&G1&G2RDQQ&G3&G4SRCP電平電平觸發觸發113113鐘控鐘控RS觸發器的邏輯符號觸發器的邏輯符號SDRDQQSRCP114114Q空翻空翻邊沿觸發器可以解決空翻問題。邊沿觸發器可以解決空翻問題。115115

45、SDRDQQJKC7.4.2 J-K觸發器觸發器 JK觸發器邏輯狀態表觸發器邏輯狀態表邏輯符號邏輯符號JKQn+1說明說明00110101Qn01Qn輸出狀態不變輸出狀態不變同同J端狀態端狀態同同J端狀態端狀態輸出狀態翻轉輸出狀態翻轉方框內的方框內的“”表示邊沿觸發，表示邊沿觸發，邊框外的邊框外的“”表示下降沿觸發表示下降沿觸發 116116例：例：已知一已知一下降沿觸發下降沿觸發J-K觸發器，觸發器，J、K及及CP波形波形如圖所示。設觸發器初始狀態為如圖所示。設觸發器初始狀態為0。試畫出輸出端。試畫出輸出端Q的波形。的波形。 CPJKQ7.4.3 D觸發器DQn+1說明說明0101輸出狀態與

46、輸出狀態與D端相同端相同117117SDRDQQDCD觸發器狀態表觸發器狀態表上升沿觸發上升沿觸發邏輯符號邏輯符號118118例：例：分析圖示電路的邏輯功能，并畫出分析圖示電路的邏輯功能，并畫出Q端的波端的波形。設觸發器初始狀態為形。設觸發器初始狀態為0。SDRDQQDCCP該電路的功能為來一個該電路的功能為來一個CP脈沖，脈沖，Q端狀端狀態翻轉一次，具有計數功能。態翻轉一次，具有計數功能。 119119例：例：分析圖示電路的邏輯功能。分析圖示電路的邏輯功能。SDRDQQJKCTJKQn+100110101Qn01QnTQn+101QnQnT觸發器觸發器7.4.4 觸發器應用舉例120120機

47、械按鈕開關在按下和釋放時，通常伴隨著一機械按鈕開關在按下和釋放時，通常伴隨著一定時間的觸點抖動，接著才能穩定下來。在觸定時間的觸點抖動，接著才能穩定下來。在觸點抖動期間，檢測按鍵的通與斷狀態，可能導點抖動期間，檢測按鍵的通與斷狀態，可能導致判斷出錯。即一次按下或釋放被錯誤地認為致判斷出錯。即一次按下或釋放被錯誤地認為多次操作，這種情況是不允許出現的。多次操作，這種情況是不允許出現的。消除抖動電路消除抖動電路121121SDRDQRR接口接口電路電路CPU+VCC開關有開關有打向打向SDRDQ0、1多次變換多次變換消除抖動電路的接線圖消除抖動電路的接線圖122122SDRDQRR接口接口電路電路

48、CPU+VCC開關有開關有 打向打向SDRDQ0、1多次變換多次變換消除抖動電路的接線圖消除抖動電路的接線圖7.5 時序邏輯電路123123時序邏輯電路時序邏輯電路：在任一時刻的輸出信號不僅與當時：在任一時刻的輸出信號不僅與當時的輸入信號有關，而且還與電路的原來狀態有關。的輸入信號有關，而且還與電路的原來狀態有關。同步時序邏輯電路同步時序邏輯電路中，各觸發器共用同一個中，各觸發器共用同一個時鐘脈沖。在時鐘脈沖。在異步時序邏輯電路異步時序邏輯電路中，各觸發中，各觸發器不共用同一個時鐘脈沖。器不共用同一個時鐘脈沖。分類：分類：同步時序邏輯電路同步時序邏輯電路異步時序邏輯電路異步時序邏輯電路因此，時

49、序邏輯電路中必須包含有存儲電路（比如因此，時序邏輯電路中必須包含有存儲電路（比如觸發器）。觸發器）。1241247.5.1 時序邏輯電路的分析時序邏輯電路的分析分析一個時序電路，就是根據已知的時序電路圖分析一個時序電路，就是根據已知的時序電路圖，從中找出電路的狀態在輸入變量和時鐘信號作，從中找出電路的狀態在輸入變量和時鐘信號作用下的變化規律，從而發現電路邏輯功能。用下的變化規律，從而發現電路邏輯功能。首先判斷是同步還是異步。首先判斷是同步還是異步。根據所給電路圖寫出各觸發器輸入端的邏輯表根據所給電路圖寫出各觸發器輸入端的邏輯表達式。達式。根據各觸發器輸入端的邏輯表達式和觸發器的根據各觸發器輸入

50、端的邏輯表達式和觸發器的邏輯功能，列寫邏輯狀態轉換表。邏輯功能，列寫邏輯狀態轉換表。確定該時序電路的狀態變化規律和邏輯功能。確定該時序電路的狀態變化規律和邏輯功能。分析步驟如下：分析步驟如下：125125RDQ0J0K0C0RDQ1J1K1C1RDQ2J2K2C2CPrC懸空懸空“1”與門與門例例. 分析下圖所示的時序邏輯電路的邏輯功能。分析下圖所示的時序邏輯電路的邏輯功能。各觸發器接同一時鐘各觸發器接同一時鐘脈沖，此電路為同步脈沖，此電路為同步時序電路。時序電路。126126RDQ0J0K0C0RDQ1J1K1C1RDQ2J2K2C2CPrC各觸發器接同一時鐘各觸發器接同一時鐘脈沖，此電路為

51、同步脈沖，此電路為同步時序電路。時序電路。J0=1 K0=1J1=Q0K1=Q0J2=Q0Q1K2=Q0Q1127127CP現態現態輸輸 入入 端端次態次態Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n112345678000011110011001101010101000100010001000101010101010101011111111111111111000111100110011010101010狀態轉移表狀態轉移表128128CPQ0Q1Q2初始初始狀態狀態第第1個個CP下降下降沿后沿后23456701八個不同的狀態可記八個不同的狀態可記8個脈沖的個脈沖的個數。

52、能夠對脈沖的個數進行個數。能夠對脈沖的個數進行計數的電路稱為計數器。計數的電路稱為計數器。設頻率設頻率為為f頻率為頻率為f/2頻率為頻率為f/4頻率為頻率為f/8129129000001010100011101110111綜上分析：此電路為綜上分析：此電路為同步八進制加法計數器同步八進制加法計數器狀態轉移圖狀態轉移圖后一個狀態是后一個狀態是前一個狀態加前一個狀態加1，稱為加法計，稱為加法計數。數。減減1，稱為，稱為減法計數器減法計數器130130例例.電路如圖所示。試分析該電路，說明三組彩燈電路如圖所示。試分析該電路，說明三組彩燈點亮的順序。在初始狀態，三個觸發器的點亮的順序。在初始狀態，三個

53、觸發器的Q端均端均為為0。Q0J0K0C0Q1J1K1C1Q2J2K2C2CPQ11 1J0=Q1 K0=Q2 J1=Q0+Q2 K1=1 12QJ K2=1 131131初態初態輸輸 入入 端端次態次態Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n1010010010100011110101111101011111110010101001100100101000110狀態轉移表狀態轉移表三組彩燈點亮的順序：紅燈亮三組彩燈點亮的順序：紅燈亮綠燈亮綠燈亮黃黃燈亮燈亮三組燈都亮三組燈都亮三組燈全滅三組燈全滅132132例例. 分析下圖所示的時序邏輯電路的邏輯功能。分析下圖所示的時

54、序邏輯電路的邏輯功能。解：解： CP同時加到觸發器同時加到觸發器F0和和F2的時鐘脈沖輸的時鐘脈沖輸入端，入端，F1的時鐘脈沖輸入端與的時鐘脈沖輸入端與Q0相連，因相連，因而是一個而是一個異步計數器異步計數器。 Q0J0K0C0Q1J1K1C1Q2J2K2C2CPF0F1F2133133Q0J0K0C0Q1J1K1C1Q2J2K2C2CPF0F1F21120QJ 11J2=Q0Q1 134134CP初態初態輸輸 入入 端端次態次態Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n112345000010011001010000101111111111111111111111111

55、000100110010100五進制計數器五進制計數器狀態轉移表狀態轉移表135135CP初態初態輸輸 入入 端端次態次態Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n101234000010011001010000101111111111111111111111111000100110010100510101110101061100111010107111111101000有效狀態有效狀態無效狀態無效狀態能自啟能自啟1361367.5.2 常用中規模時序邏輯電路及其應用常用中規模時序邏輯電路及其應用寄存器寄存器計數器計數器1371371. 寄存器寄存器寄存器是數字測量和數字

56、控制系統中常用的部寄存器是數字測量和數字控制系統中常用的部件，是計算機的主要部件之一，用來暫時存放件，是計算機的主要部件之一，用來暫時存放數據或指令。數據或指令。 寄存器分為數碼寄存器和移位寄存器。寄存器分為數碼寄存器和移位寄存器。 138138 數碼寄存器數碼寄存器數碼寄存器具有暫時存放數碼的功能，根據數碼寄存器具有暫時存放數碼的功能，根據需要可以將存放的數碼隨時取出。需要可以將存放的數碼隨時取出。 CPRQ0D0CRQ1D1CRQ2D2CRQ3D3C&Q0Q1Q2Q3d0d1d2d3Cr取數指取數指令輸入令輸入端端存數指令存數指令輸入端輸入端清零指清零指令輸入令輸入端端待存數碼待存數碼輸入

57、端輸入端139139Q0Q1Q2Q3工作過程工作過程RQ0D0CRQ1D1CRQ2D2CRQ3D3C&0000CPd0d1d2d3Cr(1) 觸發器輸出端清零。觸發器輸出端清零。以寄存數碼以寄存數碼1010為例講解。為例講解。140140Q0Q1Q2Q3RQ0D0CRQ1D1CRQ2D2CRQ3D3C&CPd0d1d2d3Cr0101(2) 將待存數碼送至各觸發器的輸入端。將待存數碼送至各觸發器的輸入端。0000141141Q0Q1Q2Q3RQ0D0CRQ1D1CRQ2D2CRQ3D3C&CPd0d1d2d3Cr0101(3) 將待存數碼暫存到寄存器。將待存數碼暫存到寄存器。000014214

58、2Q0Q1Q2Q3RQ0D0CRQ1D1CRQ2D2CRQ3D3C&CPd0d1d2d3Cr0101(3) 將待存數碼暫存到寄存器。將待存數碼暫存到寄存器。0101143143Q0Q1Q2Q3RQ0D0CRQ1D1CRQ2D2CRQ3D3C&CPd0d1d2d3Cr0101(4) 將待存數碼取出。將待存數碼取出。01010101144144 移位寄存器移位寄存器 移位寄存器不僅能寄存數碼，而且具有移位功能。移位寄存器不僅能寄存數碼，而且具有移位功能。 在移位脈沖的作用下，寄存器中數碼在移位脈沖的作用下，寄存器中數碼的各位依次向左或向右移動。的各位依次向左或向右移動。以單向右移移位寄存器為例講解

59、以單向右移移位寄存器為例講解寄存器的工作過程。寄存器的工作過程。 145145Q3Q2Q1Q0RQ3D3CRQ2D2CRQ1D1CRQ0D0CCPCrDSR并行數據輸出端并行數據輸出端 清零端清零端 移位脈沖輸入端移位脈沖輸入端 右移數據右移數據輸入端輸入端 146146Q0Q1Q2Q3RQ3D3CRQ2D2CRQ1D1CRQ0D0CCPCrDSR(1) 輸出端清零。輸出端清零。0000147147Q0Q1Q2Q3RQ3D3CRQ2D2CRQ1D1CRQ0D0CCPCrDSR0000待移數據為待移數據為d0d1d2d3=110011000148148Q0Q1Q2Q3RQ3D3CRQ2D2CRQ

60、1D1CRQ0D0CCPCrDSR100011100待移數據為待移數據為d0d1d2d3=1100149149Q0Q1Q2Q3RQ3D3CRQ2D2CRQ1D1CRQ0D0CCPCrDSR110000110待移數據為待移數據為d0d1d2d3=1100150150Q0Q1Q2Q3RQ3D3CRQ2D2CRQ1D1CRQ0D0CCPCrDSR011000011經過四個經過四個CP脈沖后，四個數脈沖后，四個數據據1100移入了移位寄存器。移入了移位寄存器。 待移數據為待移數據為d0d1d2d3=1100151151計數器計數器能對時鐘脈沖的個數進行計數的電路稱作計數器。能對時鐘脈沖的個數進行計數的