1、文件名稱： PCB設計規範發行部門： 文件編號:版本: A頁次: 19 之 191 目的規范印制電路板（以下簡稱PCB）設計流程和設計原則，提高PCB設計質量和設計效率，保證PCB的可制造性、可測試、可維護性。2 范圍所有PCB均適用。3 名詞定義3.1原理圖:電路原理圖，用原理圖設計工具繪制的、表達硬件電路中各種器件之間的連接關系的圖。3.2網絡表:由原理圖設計工具自動生成的、表達元器件電氣連接關系的文本文件，一般包含元器件封裝、網絡列表和屬性定義等組成部分。3.3布局：PCB設計過程中，按照設計要求，把元器件放置到板上的過程。3.4模擬：在器件的IBIS MODEL或SPICE MODEL

2、支持下，利用EDA設計工具對PCB的布局、布線效果進行模擬分析，從而在單板的物理實現之前發現設計中存在的EMC問題、時序問題和信號完整性問題，并找出適當的解決方案。3.5 SDRAM：SDRAM是Synchronous Dynamic Random Access Memory（同步動態隨機內存）的簡稱，同步是指時鐘頻率與CPU前端總線的系統時鐘頻率相同，并且內部的命令的發送數據和數據的傳輸都以它為準；動態是指存儲數組需要不斷刷新來保證數據不丟失；隨機是指數據不是線性一次存儲，而是自由指定地址進行數據的讀寫。3.6 DDR：DDR SDRAM全稱為Double Data Rate SDRAM，D

3、DR SDRAM在原有的SDRAM基礎上改進而來。DDR SDRAM可在一個時鐘周期內傳送兩次數據。3.7 RDRAM：RDRAM是Rambus公司開發的具有系統帶寬的新型DRAM，它能在很高的頻率范圍內通過一個簡單的總線傳輸數據。RDRAM更像是系統級的設計，它包括下面三個關鍵部分： 3.7.1基于DRAM的Rambus（RDRAM）； 3.7.2 Rambus ASIC cells（專用集成電路單元）；3.7.3內部互連的電路，稱為Rambus Channel（Rambus通道）;3.8容性耦合：即電場耦合，引發耦合電流，干擾源上的電壓變化在被干擾對象上引起感應電流而導致電磁干擾。3.9感

4、性耦合：感性耦合，即磁場耦合，引發耦合電壓，干擾源上的電流變化產生的磁場在被干擾對象上引起感應電壓從而導致的電磁干擾。3.10串擾（Crosstalk）：容性耦合信號和感性耦合信號統稱為串擾。3.11傳播延遲（Propagation delay）：信號在傳輸在線傳輸的延時稱為傳播延遲。3.12模擬信號：模擬信號是時間連續、數值也連續的物理量，它具有無窮多的數值。常為人們所熟知的許多物理量例如，溫度，壓力，速度，聲音，重量以及位置等均是屬于模擬性質的。而對于周期性模擬信號的基本參數之一是頻率（f），也可用周期（T）來表示。兩者之間的關系是f=1/T。3.13數字信號：時間上和數值上都是離散的，常

5、用0和1來表示（即邏輯0和邏輯1）。能將模擬信號轉換成數字信號的電路，稱為模數轉換器（簡稱A/D 轉換器 Analog to Digital Converter的縮寫）；反之，而能將數字信號轉換成模擬信號的電路，通常稱為數字轉換器（簡稱 D/A轉換器 Digital to Analog Converter的縮寫）。3.14爬電距離：設備中兩導體間或一導體與搭接件之間沿著絕緣表面的最短距離。3.15電氣間隙：設備中兩導體間或一導體與搭接件之間通過空氣的最短距離，即二者的視線距離。4 權責 4.1 研發部 4.1.1 硬件工程師 4.1.1.1提PCB Layout需求申請單PCB Layout工

6、程需求單；4.1.1.2提供經過評審的、完全正確的、完整的原理圖、BOM及相關datasheet；4.1.1.3提供PCB布局布線要求； 4.1.2 結構工程師 4.1.2.1提供PCB結構圖，結構圖應標明外形尺寸、安裝孔大小及定位尺寸、接插件定位尺寸、禁止布線區等相關尺寸； 4.1.3 PCB工程師 4.1.3.1仔細審讀原理圖，理解電路的工作條件、基本功能、在系統中的作用等相關問題； 4.1.3.2在與原理圖設計者充分交流的基礎上，確認板上的關鍵網絡，了解其布線要求； 4.1.3.3根據硬件原理圖設計規范的要求，對原理圖進行規范性審查； 4.1.3.4對于原理圖中不符合硬件原理圖設計規范的

7、地方，要明確指出，并積極協助原理圖設計者進行修改； 4.1.3.5在與原理圖設計者交流的基礎上填寫PCB項目設計計劃表。5 作業程序5.1 PCB設計輸入評審當硬件組提交<<PCB LAYOUT需求申請單>>時，由PCB組對其所提供數據的完整性進行評審，以保證PCB設計的正常進行。5.2按照<<封裝庫設計規范>>建立封裝庫。5.3創建PCB板外形并導入網表根據單板結構圖，創建PCB設計文件；注意正確選定單板坐標原點的位置，原點的設置原則：單板左邊和下邊的延長線交匯點。板框四周倒圓角，倒角半徑不小于1mm。特殊情況參考特殊設計要求。導入網絡表或直接

8、把原理圖導入到PCB中。5.4布局 5.4.1基本布局規則5.4.1.1遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應當優先布局。 5.4.1.2布局中應參考原理框圖，根據單板的主信號流向規律安排主要元器件。5.4.1.3布局應盡量滿足以下要求：a)總的聯機盡可能短;b)關鍵信號線最短；c)模擬信號與數字信號分開；d)高頻信號與低頻信號分開；e)高頻元器件的間隔要充分；f)相同結構電路部分，盡可能采用“對稱式”標準布局；g)按照均勻分布、重心平衡、版面美觀的標準優化布局； 5.4.1.4 器件布局柵格的設置，一般IC器件布局時，柵格應為50-100 mil,小型表面安裝器

9、件，如表面貼裝組件布局時，柵格設置應不少于25mil。 5.4.1.5 同類型插裝元器件在X或Y方向上應朝一個方向放置。同一種類型的有極性分立組件也要力爭在X或Y方向上保持一致，便于生產和檢驗。5.4.1.6發熱組件要均衡分布，有利于單板和整機的散熱，除溫度檢測組件以外的溫度敏感器件遠離發熱量大的元器件。5.1.1.7元器件的排列要便于調試和維修，亦即小組件周圍不能放置大組件；需調試的元、器件周圍要有足夠的空間。5.1.1.8需用波峰焊工藝生產的單板，其緊固件安裝孔和定位孔都應為非金屬化孔。5.1.1.9焊接面的貼裝組件采用波峰焊接生產工藝時，阻、容件軸向要與波峰焊傳送方向垂直， 阻排及SOP

10、（PIN間距大于等于1mm）元器件軸向與傳送方向平行；PIN間距小于1mm（40mil)的IC、SOJ、PLCC、QFP等有源組件避免用波峰焊焊接。5.1.1.10組件相互間的距離要符合工藝性要求；有壓接件的PCB，壓接的接插件周圍5mm內不能有插裝元、器件，在焊接面其周圍5mm內也不能有貼裝元、器件。5.1.1.11 IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和之間形成的回路最短。5.1.1.12 組件布局時,應適當考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。5.1.1.13用于阻抗匹配目的阻容器件的布局，要根據其屬性合理布置。串聯匹配電阻的布局要靠近該信號的

11、驅動端，距離一般不超過500mil。5.1.1.14匹配電阻、電容的布局一定要分清信號的源端與終端，對于多負載的終端匹配一定要在信號的最遠程匹配。5.1.1.15布局完成后打印出裝配圖供原理圖設計工程師檢查器件封裝的正確性，并且確認單板、背板和接插件的信號對應關系，經確認無誤后方可開始布線。5.4.2 PCB約束規則布局布線時不僅要滿足PCB制造和組裝的工藝要求（通常所指的物理約束規則），如最小線寬、線間距、過孔大小等，同時還要滿足不同網絡的布線要求，如電源網絡要求有足夠的線寬以滿足電流的要求，在BGA區域有時則要求有比較細的走線和較小的過孔。此外還有包括一些電氣要求，比如阻抗控制、信號時序要

12、求等（通常所指的電氣約束規則）。物理約束和電氣約束構成了設計約束。對于簡單的設計，約束規則可以根據工藝要求和網絡的電氣屬性等做出。對于復雜的設計，出于對信號完整性和EMC設計的考慮，往往需要結合仿真工具來獲得約束規則，并通過約束管理器來進行規則設置。5.4.3物理規則 物理規則設置主要從四個方面著手，間距、線寬、過孔和特殊區域規則。 5.4.3.1間距間距指的是PCB上兩個元素之間的距離，這個距離通常是兩個元素邊緣距邊緣的距離，不是中心至中心的距離。一般需要設置的間距規則有：焊盤到焊盤間距、線到焊盤間距線到過孔間距、線到線間距等。布線密度一般的板將間距設置成6mil，高密度板設置到5mil，低

13、密度板設置到8mil左右。另外，大面積銅箔（shape）的間距和測試點的間距與其它的間距不同需要另外再設置；除了滿足工藝性要求之外還要滿足安全性設計要求。 5.4.3.2 焊盤、過孔和線間距布線密度一般的板將間距設置成6mil，高密度板設置到5mil甚至4mil，低密度板設置到8mil左右。對于一些時鐘和模擬信號等易干擾網絡則需要將這些信號按照3W原則進行約束。 5.4.3.2 銅箔間距考慮到表層鋪銅在進行手焊的時候容易和器件焊盤發生短路，并且銅箔離信號線過近可能給信號線帶來串擾，并影響信號線的阻抗。所以銅箔的間距設置需要加大至12mil以上。對于內層的鋪銅盡量選用較低密度布線設計，以提高無缺

14、陷和可靠性的制造能力，8mil以上的間距是必需的，可以和外層一樣采用12mil間距進行設計。 5.4.3.3 線寬 線寬的設置通常要考慮阻抗、過電流等因素，一般信號通常設置成8mil左右，對于甚高密度板可以設置成5mil左右。電源和地信號的線寬通常按照下面的估算方法：外層銅厚1oz時1A/mm線寬，內層0.5A/mm線寬，短線電流加倍。不過，對于電源和地信號的去耦合電容和一些上、下拉電阻來說，電流不是很大，可以將這些線寬設置成12mil15mil。 5.4.3.4過孔大小 通常數字板選用12mil過孔、電源板用0.5mm過孔，板厚孔徑比不能小于8:1，選用小的過孔可以減少設計的工作量，但是由于

15、PCB加工的工藝能力不高，會導致PCB缺陷率高，可靠性也會降低。對于2mm板優選0.3mm孔徑的過孔，特殊區域選用或者局部選用0.2mm孔徑的過孔。同時在PCB設計中盡量減少過孔的種類，以提高可制造性。 5.4.3.5通孔選擇參考表 a) 電源模塊 1) 聯機：用0.8mm或更寬的線引出時，一般選擇0.8mm或0.5mm的過孔，需要開窗處理； 2) 鋪銅：銅面積比較大時選用0.25mm的過孔，且過孔盡量多，孔與孔間距2m（間距小時1mm);銅面積比較小時盡量用大過孔，最小孔壁間距0.5mm;長寬面積為3X3mm時為小面積； b) IC芯片 1) BGA：一般用0.25mm或0.20mm的過孔，

16、注意將電源或地的管腳加粗，注意孔與板厚的關系，一般為8：1以下，滿足公司工藝能力；PITCH 0.65和0.5mm是采用埋盲孔;PITCH0.8mm時一般選用0.20mm的過孔;PITCH 1.0mm時一般選用0.25mm的過孔,特殊情況(由于阻抗選用了較寬的線、布線密度非常高、電源平面分割）可以使用0.25mm的過孔；PITCH1.27mm及以上時選用0.25mm的過孔。2) QFP、SOP、TSSOP等管腳引出線時，一般選用0.25mm的過孔，如果空間太小可以選用0.20mm的過孔，不要選用0.5mm等大過孔； c) 無源器件1) 電容: 1210以下的小電容：如果放在BGA、QFP、SO

17、C、TSSOP周圍，直接放到電源管腳處，如果沒有扇出一般選用0.25mm的過孔，如果空間小時可以選用0.20mm的過孔；1210以上大電容：一般引出線選0.8mm，過孔用0.5mm的過孔，由于空間原因可以選用0.5mm線及0.25mm的過孔，可以引出兩個或多個，注意電源和地要對稱最短距離分布；小電容與大電容結合使用時：將小電容的電源管腳就近連到大電容扇出的過孔上，地管腳不要拉很長的線到大電容扇出的過孔上，而是就近用15或20mil線引出打0.25mm的過孔；2) 電阻:一般選用小過孔，功率電阻一般用0.8mm線引出打0.5mm過孔；3) 電感: 主要注意布局時先經過電容，然后到電感，再到電容（

18、見下圖，一般用0.8mm以上線連，選用0.5mm過孔；4) 晶振電源管腳一般要用0.8mm以上，對應的孔用0.8mm或0.5mm；濾波如果只有電容則電容放正面；如果有電感，則電容放反面5.4.3.6 電流較大的網絡，比如電源模塊的輸入、輸出等信號需要使用較大的過孔或者采用多個過孔連接，過孔的承載電流的能力按照這個格式進行簡單估算：DW/，這里，可以約等于3，W為線寬。可見，為了承載相同的電流值，過孔的直徑至少應為線寬的1/3。因為過孔的孔銅厚度一般為20m，稍大于0.5OZ，所以，應選用0.5OZ的表層布線載流能力。以上估算，僅考慮了自然冷卻、通孔的情況，沒有考慮過孔的層間傳熱效應，對于其它較

19、為復雜的情況，如盲、埋孔等亦沒有考慮，如要準確計算出確切的溫度場分布圖，需要借助專業的熱場模擬工具。具體請參考附錄2孔的過電流能力。5.4.4 特殊區域規則很多時候設計中不同的區域有不同的走線要求，比如對于BGA封裝芯片下方的走線，則希望具有更窄的線寬，更小的間距以及使用特殊的過孔。對于這些區域可以將其定義為特殊的約束區域，并設定特殊的布線規則。5.4.5電氣約束規則5.4.5.1電氣約束集用于制定單個網絡電氣行為的規則，例如時序要求，噪聲容限等。一般情況下只有在涉及到高速走線信號完整性問題時才進行電氣約束設置。對于高速走線的判定，可以參考下面的建議。5.4.5.2 對于數字電路，當驅動器件的

20、上升時間（tr）與下降時間（tf）中的較小者小于信號傳輸線延遲時間的6倍時，應稱為高速電路。5.4.5.3 對于模擬電路，當驅動器件的上升時間（tr）與下降時間（tf）中的較小者小于信號傳輸線延遲時間的12倍時，應稱為高速電路。5.4.5.4 Tpd為傳輸線傳輸延遲，單位為ns/長度（或ps/長度）。將1/6 tr的等效傳輸線長度作為高速數字電路的判別長度Ld；將1/12 tr的等效傳輸線長度作為高速模擬電路的判別長度La。5.4.5.5 假設不存在負載的分布電容，以FR4作為介質，外層傳輸線Tpd取5.82ps/mm，內層傳輸線Tpd取7.076ps/mm。下表1.為高速電路的參考界定表。當

21、信號線長度大于表1中對應的值時，界定為高速電路。5.4.5.6 高速走線的界定參考tr（ns）數字電路模擬電路內層Ld (mm)外層Ld(mm)內層La (mm)外層La(mm)818822994114.55117.5143.158.871.6370.585.935.343123.528.611.814.30.614.117.278.60.255.87.233.60.12.42.91.21.4目前常用的電氣約束主要有：傳輸延遲、相對傳輸延遲、拓撲結構、串擾要求、差分對的相位和間距等，所有的這些約束基本上都需要通過仿真或者參考相關的資料手冊來取得結果，并根據仿真和相關的資料手冊來進行約束的設置。

22、5.4.6布線層設置在高速數字電路設計中，電源與地層應盡量靠在一起，中間不安排布線。所有布線層都盡量靠近一平面層，優選地平面為走線隔離層。 為了減少層間信號的電磁干擾，相鄰布線層的信號線走向應取垂直方向。 可以根據需要設計1-2個阻抗控制層，阻抗控制層要按要求標注清楚。將單板上有阻抗控制要求的網絡布線分布在阻抗控制層上。5.4.7定義和分割平面層 5.4.7.1平面層一般用于電路的電源和地層（參考層），由于電路中可能用到不同的電源和地層，需要對電源層和地層進行分隔，其分隔寬度要考慮不同電源之間的電位差，電位差大于12V時，分隔寬度為50mil，反之，可選20-25mil 。 5.4.7.2平面

23、分隔要考慮高速信號回流路徑的完整性。 5.4.7.3由于高速信號的回流路徑遭到破壞時，應當在其他布線層給予補嘗。例如可用接地的銅箔將該信號網絡包圍，以提供信號的地回路。5.5布局評審PCB工程師組織評審PCB布局，修正不合理的布局，基本確定PCB布局圖。5.6布線 5.6.1基本布線規范 5.6.1.1布線優先次序 關鍵信號線優先：電源、摸擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先布線密度優先原則：從單板上連接關系最復雜的器件著手布線。從單板上聯機最密集的區域開始布線。 5.6.1.2盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層，并保證其最小的回路面積。必要時應采取屏

24、蔽和加大安全間距等方法。保證信號質量。 5.6.1.3電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號。 5.6.1.4有阻抗控制要求的網絡應布置在阻抗控制層上。 5.6.2進行PCB設計時應該遵循的規則 5.6.2.1地線回路規則： 環路最小規則，即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規則，在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關鍵信號盡量采用地線隔

25、離，對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜。 5.6.2.2竄擾控制 串擾（CrossTalk)是指PCB上不同網絡之間因較長的平行布線引起的相互干擾，主要是由于并行線間的分布電容和分布電感的作用?？朔當_的主要措施是： a)加大平行布線的間距，遵循3W規則。 b)在并行線間插入接地的隔離線。 c)減小布線層與地平面的距離。5.6.2.3 屏蔽保護 對應地線回路規則，實際上也是為了盡量減小信號的回路面積，多見于一些比較重要的信號，如時鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應該考慮采用銅軸電纜屏蔽結構設計，即將所布的在線下左右用地線隔離，而且還要考

26、慮好如何有效的讓屏蔽地與實際地平面有效結合。 5.6.2.4走線的方向控制規則 即相鄰層的走線方向成正交結構。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由于板結構限制（如某些背板）難以避免出現該情況，特別是信號速率較高時，應考慮用地平面隔離各布線層，用地信號線隔離各信號線。5.6.2.5走線的開環檢查規則一般不允許出現一端浮空的布線（Dangling Line), 主要是為了避免產生"天線效應"，減少不必要的干擾輻射和接受，否則可能帶來不可預知的結果。 5.6.2.6阻抗匹配檢查規則 同一網絡的布線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻

27、，當傳輸的速度較高時會產生反射，在設計中應該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結構時，可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度。 5.6.2.7走線端接網絡規則在高速數字電路中，當PCB布線的延遲時間大于信號上升時間（或下降時間）的1/6時，該布線即可以看成傳輸線，為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法，所選擇的匹配方法與網絡的連接方式和布線的拓樸結構有關。a) 對于點對點（一個輸出對應一個輸入）連接，可以選擇源端串聯匹配或末端并聯匹配。前者結構簡單，成本低，但延遲較大。后者匹配效果好，但結構復雜

28、，成本較高。b) 對于點對多點（一個輸出對應多個輸出）連接，當網絡的拓樸結構為菊花鏈時，應選擇末端并聯匹配。當網絡為星型結構時，可以參考點對點結構。 星形和菊花鏈為兩種基本的拓撲結構,其他結構可看成基本結構的變形,可采取一些靈活措施進行匹配。在實際操作中要兼顧成本、功耗和性能等因素，一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。 5.6.2.8走線死循環檢查規則 防止信號線在不同層間形成自環。在多層板設計中容易發生此類問題，自環將引起輻射干擾。 5.6.2.9走線的分枝長度控制規則 盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。 5.6.2.1

29、0 走線的諧振規則主要針對高頻信號設計而言，即布線長度不得與其波長成整數倍關系，以免產生諧振現象。 5.6.2.11走線長度控制規則即短線規則，在設計時應該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如時鐘線，務必將其振蕩器放在離器件很近的地方。對驅動多個器件的情況，應根據具體情況決定采用何種網絡拓撲結構。 5.6.2.12倒角規則PCB設計中應避免產生銳角和直角，產生不必要的輻射，同時工藝性能也不好。 5.6.2.13器件去藕規則a) 在印制版上增加必要的去藕電容，濾除電源上的干擾信號，使電源信號穩定。在多層板中，對去藕電容的位置一般要求不太高，但對雙層板，

30、去藕電容的布局及電源的布線方式將直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。b) 在雙層板設計中，一般應該使電流先經過濾波電容濾波再供器件使用，同時還要充分考慮到由于器件產生的電源噪聲對下游的器件的影響，一般來說，采用總線結構設計比較好，在設計時，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時增加一些電源濾波環路，避免產生電位差。c) 在高速電路設計中，能否正確地使用去藕電容，關系到整個板的穩定性。 5.6.2.14器件布局分區/分層規則a) 主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。通常將高頻的部分布設在接口部分以減少布線長

31、度，當然，這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在界面處單點相接。 b) 對混合電路，也有將模擬與數字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。 5.6.2.15 孤立銅區控制規則 孤立銅區的出現，將帶來一些不可預知的問題，因此將孤立銅區與別的信號相接，有助于改善信號質量，通常是將孤立銅區接地或刪除。在實際的制作中，PCB廠家將一些板的空置部分增加了一些平衡銅，這主要是為了方便印制板加工，同時對防止印制板翹曲也有一定的作用。 5.6.2.16 電源與地線層的完整性規則 對于導通孔密集的區

32、域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。 5.6.2.17重迭電源與地線層規則不同電源層在空間上要避免重迭。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重迭問題一定要設法避免，難以避免時可考慮中間隔地層。 5.6.2.18 3W規則 為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。 5.6.2.19 20H規則 由于電源層與地層之間的電場是變化的，在板的邊

33、緣會向外輻射電磁干擾。稱為邊沿效應。解決的辦法是將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內；內縮100H則可以將98%的電場限制在內。不能滿足20H原則時，電源層比地層內縮1.0mm,并在板周圍增加間距為3.81mm屏蔽地過孔。5.6.2.20五-五規則 印制板層數選擇規則，即時鐘頻率到5MHz或脈沖上升時間小于5ns，則PCB板須采用多層板，這是一般的規則，有的時候出于成本等因素的考慮，采用雙層板結構時，這種情況下，最好將印制板的一面做為一個完整的地平面層。5.7 布線評審 PCB工程師組織評審P

34、CB布線，修正不合理的布線，基本確定PCB布線。5.8輸出工程文文件 按要求輸出所需工程文文件，交付。6 支持文件無7 輸出記錄7.1PCB Layout 工程需求單7.2PCB Layout 需求申請單7.3PCB項目設計計劃表8 附件8.1 走線的載流能力 8.1.1 PCB走線的載流能力取決于以下幾個因素：線寬,銅箔厚度,允許的溫升。 8.1.2 PCB走線越寬，銅箔厚度越厚，允許的溫升越大，走線的載流能力也就越強。 8.1.3 下圖為線寬、溫升與載流能力的關系圖：8.1.4 線寬、溫升與載流能力的關系圖根據IPC-D-275標準，線寬與電流、溫升的關系如下： for IPC-D-275

35、 Internal Traces for IPC-D-275 External Traces其中： I = maximum current in Amps，T = temperature rise above ambient in °CA = cross-sectional area in square mils 從公式中可以看出表層走線的載流能力要比內層大很多，這一方面是因為PCB表層的散熱要比內層好，另一方面是因為表層的銅箔經電鍍后要比內層銅箔厚很多。以內層為例，不同厚度，不同寬度的銅箔的載流能力見下表：銅皮厚度35um銅皮t=10銅皮厚度50um銅皮t=10銅皮厚度7

36、0um銅皮t=10寬度mm電流A寬度mm電流A寬度 mm電流A0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.003.201.202.701.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.102.504

37、.502.505.102.506.00注：用銅皮作導線通過大電流時，銅箔寬度的載流量應參考表中的數值降額50%去選擇考慮,在PCB設計加工中，常用OZ（盎司）作為銅皮厚度的單位，1 OZ銅厚的定義為1平方英尺面積內銅箔的重量為一盎，對應的物理厚度為35um。2OZ銅厚為70um。8.2 過孔和電流的關系對于過孔與其載流能力的關系雖然一直沒有明確的定義。但是可以按照走線的載流能力去理解、計算。相對于走線寬度，對于過孔來說，其載流能力應該與過孔的載流截面積和鍍銅厚度有關，截面積越大，鍍銅厚度越厚，載流能力也就越強。按照一般通用標準，金屬化孔的鍍銅厚度在18-25µm之間。保險起見，我們可以按照0.5oz來計算。知道了過孔孔徑，按照周長計算公式算出周長，即它的截面積。就可以算出它的載流能力了。但是這只適用于用較粗的走線或全連接方式的銅箔與之相連的情況。當過孔與平面層相連時，這個數據就不一定正確了。金屬化孔一般都是采用熱焊盤的方式與平面層相連的。