1、第第7 7章章 數字電路綜合設計數字電路綜合設計 7.1 7.1 編碼器編碼器7.1.1 7.1.1 編碼器的基本概念及工作原理編碼器的基本概念及工作原理編碼編碼將某種代碼或電位信號轉換成二進制代碼的過程。將某種代碼或電位信號轉換成二進制代碼的過程。編碼器：編碼器：能夠實現編碼功能的數字電路稱為編碼器。能夠實現編碼功能的數字電路稱為編碼器。一般而言，一般而言，N個不同的信號，至少需要個不同的信號，至少需要n位二進制數編碼。位二進制數編碼。N和和n之間滿足下列關系之間滿足下列關系: : 2nN 將輸入信號變成二進制代碼的電路稱為將輸入信號變成二進制代碼的電路稱為二進制編碼器二進制編碼器。即：對應

2、一個輸入信號，輸出相應的二進制代碼。即：對應一個輸入信號，輸出相應的二進制代碼。 普通二進制編碼器的特點是：普通二進制編碼器的特點是：任何時刻只允許輸入一個待編碼任何時刻只允許輸入一個待編碼信號，否則輸出將發生混亂。信號，否則輸出將發生混亂。 常見的編碼器有常見的編碼器有8線線-3線（有線（有8個輸入端，個輸入端，3個輸出端），個輸出端），16線線4線（線（16個輸入端，個輸入端，4個輸出端）等等。個輸出端）等等。1、設計一個、設計一個8線線-3線編碼器線編碼器輸入：輸入：8個需進行編碼的信號個需進行編碼的信號I0I7；輸出：用來進行編碼的輸出：用來進行編碼的3位二進制代碼位二進制代碼 Y0，

3、Y1，Y2。7.1.2 7.1.2 二進制普通編碼器二進制普通編碼器電路的特點：電路的特點：任何時刻只允許輸入端有一個信號輸入，否任何時刻只允許輸入端有一個信號輸入，否則得不到正確的編碼輸出。即任何時刻只能對一個輸入信則得不到正確的編碼輸出。即任何時刻只能對一個輸入信號進行編碼，而這些輸入變量為一組互相排斥的變量。號進行編碼，而這些輸入變量為一組互相排斥的變量。有如下約定：有如下約定：在這里，用在這里，用000，001，010，111表示表示I0，I1，I2，I7 ， 輸入信號為輸入信號為1，表示有編碼請求，請，表示有編碼請求，請求是互斥的。求是互斥的。我們來設計這個二進制編碼根據上述要求和約

4、定我們來設計這個二進制編碼根據上述要求和約定。輸 入輸 出0A21AA1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 11I2I546II03I7III0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1編碼器真值表首先，首先，列出列出3位二進制編碼器的真值表：位二進制編碼器的真值表：765476542IIIIIIIIY763276321IIIIIIIIY753175310III

5、IIIIIY其次，其次，由真值表寫出各輸出的邏輯表達式為：由真值表寫出各輸出的邏輯表達式為： （用了帶約束項的邏輯函數化簡）（用了帶約束項的邏輯函數化簡）最后，最后，用門電路實現邏輯電路：用門電路實現邏輯電路：A&1&A0A21I1I11131I1II52011I674II 以上就是我們根據以上就是我們根據3位二進制普通編碼器的功能要求位二進制普通編碼器的功能要求設計出的編碼器，由于它的輸入為設計出的編碼器，由于它的輸入為I0I7八個信號，輸八個信號，輸出為出為Y0，Y1，Y2三個信號，所以把它叫做三個信號，所以把它叫做8線線-3線編碼線編碼器器。2、對上述編碼器的使用：、對上述編碼器的使用：

6、 假如我們要對假如我們要對I6這個信號進行二進制編碼，那么這個信號進行二進制編碼，那么只要在這個只要在這個8線線-3線編碼器的線編碼器的I6端端輸入接高電平輸入接高電平，其，其它輸入端接低電平，此時輸出端它輸入端接低電平，此時輸出端Y2 ，Y1 ，Y0高低高低電平信號值電平信號值就表示了對就表示了對I6進行編碼的二進制代碼。進行編碼的二進制代碼。 此處的此處的I0，I1，I7代表了一個事件的八種狀代表了一個事件的八種狀態。態。 二二-十進制編碼器十進制編碼器是指用四位二進制代碼表示一位十是指用四位二進制代碼表示一位十進制數的編碼電路（進制數的編碼電路（輸入輸入10個互斥的數碼個互斥的數碼，輸出

7、輸出4位二進位二進制代碼制代碼）。）。1、BCD碼：常用的幾種碼：常用的幾種BCD碼碼 8421碼、碼、5421碼、碼、2421碼、余三碼。碼、余三碼。2、10線線4線編碼器線編碼器7.1.3 7.1.3 二十進制編碼器二十進制編碼器例：例：設計一個設計一個8421 BCD碼編碼器碼編碼器解：解： 輸入信號輸入信號I0I9代表代表09共共10個十進個十進制信號，輸出信號為制信號，輸出信號為Y0Y3相應的二相應的二進制代碼。進制代碼。列編碼表如右表所示：列編碼表如右表所示：9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIII

8、YIIIIY得到輸出函數如下：得到輸出函數如下：I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或門構成1111畫出邏輯電路圖如下：畫出邏輯電路圖如下：I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構成Y3 Y2 Y1 Y0&7.1.4 7.1.4 二進制優先編碼器二進制優先編碼器 優先編碼器允許優先編碼器允許n個輸入端同時加上信號，但電路只對其個輸入端同時加上信號，但電路只對其中優先級別最高的信號進行編碼。中優先級別最高的信號進行編碼。1、例：、例： 電話室有三種電話，電話室有三種電話， 按由高到低優先級排序依次是按由高到低優先級排序依次

9、是火警火警電話電話，急救電話急救電話，工作電話工作電話，要求電話編碼依次為，要求電話編碼依次為00、01、10。試設計電話編碼控制電路。試設計電話編碼控制電路。 解：解： （）根據題意知，同一時間電話室只能處理一部電話，假如用（）根據題意知，同一時間電話室只能處理一部電話，假如用A A、B B、C C分別代表火警、分別代表火警、 急救、工作三種電話，設電話鈴響用急救、工作三種電話，設電話鈴響用1 1表示，表示，鈴沒響用鈴沒響用0 0表示。當優先級別高的信號有效時，低級別的則不起作表示。當優先級別高的信號有效時，低級別的則不起作用，這時用用，這時用表示；表示； 用用Y Y1 1, Y, Y2 2

10、表示輸出編碼的高位和低位。表示輸出編碼的高位和低位。 只要優先級別高的信號存在，優先級別低的輸入信號將不只要優先級別高的信號存在，優先級別低的輸入信號將不 起作用。起作用。（）（） 列真值表列真值表 輸 入輸 出A B CY1 Y2 1 0 1 0 0 10 00 11 0CBAY1BAY2 （） 寫邏輯表達式寫邏輯表達式（）（） 畫優先編碼器邏輯圖如圖所示。畫優先編碼器邏輯圖如圖所示。&11ABY1CY2圖圖 優先編碼邏輯圖優先編碼邏輯圖2、 3位二進制優先編碼器的原理和設計位二進制優先編碼器的原理和設計輸入和輸出同輸入和輸出同3位二進制普通編碼器。位二進制普通編碼器。有如下約定：有如下約定

11、：在這里，仍然用在這里，仍然用000，001，111表示表示I0，I1，I7，優先級別是：優先級別是： I7I6I5I4I3I2I1I0。I7I6I5I4I3I2I1I0Y2Y1Y01X11101X110001X1010001X10000001X011000001X0100000001X00100000001000277676576547654177676543765432765432077657654376543217656436421()YII II I II I I IIIIIYII II I I I II I I I I IIII IIIYII I II I I I II I I I

12、I I III II I II I I I 其次，其次，根據真根據真值表，得到輸值表，得到輸出函數的表達出函數的表達式：式：最后，最后，根據輸出函數的表達式，畫出邏輯電路圖。根據輸出函數的表達式，畫出邏輯電路圖。首先，首先，列真值列真值表。用輸入信表。用輸入信號為號為1表示有表示有編碼請求，否編碼請求，否則相反。則相反。 如果要求輸入、輸如果要求輸入、輸出均為反變量，那么出均為反變量，那么只需要在上述圖中的只需要在上述圖中的每個輸入端和輸出端每個輸入端和輸出端都加上反相器就可以都加上反相器就可以了。了。2776765765476541776765437654327654320776576543

13、76543217656436421()YIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIII3 3、 常用集成編碼器常用集成編碼器（1）74LS148 8線線3線優先編碼器線優先編碼器，它有八個，它有八個輸入端輸入端 ，輸入編碼為低電平輸入編碼為低電平“0” 有效有效。 3個輸出編碼結果個輸出編碼結果 ，為，為3 3位位二進制反碼。二進制反碼。 真值表見下頁，根據真值表可知：真值表見下頁，根據真值表可知： 輸入輸入 時，編碼器正常工作時，編碼器正常工作， 時，所有輸出端為時，所有輸出端為 高電平。高電平。74LS148I7

14、I6I5I4I3I2I1I0YEXY2Y1Y0YSS70II20YY0S 1S S7I6I5I4I3I2I1I0I2Y1Y0YEXY74LS148 集成集成8線線3線優先編碼器的真值表線優先編碼器的真值表 SY輸入使能端輸入使能端輸輸 入入輸輸 出出擴展擴展使能輸出使能輸出11111101111111111110000000101000101011001001011100110101111010001011111010101011111101100101111111011101)SIIIIIII(I 7654321076543210SSIIIIIIIISYYSEXSIIIIIIIIYS7654

15、3210SYSYSYEXYEXYEXY輸出輸出 為選通輸出端為選通輸出端，當所有輸入為高電平，即沒有編碼輸入且當所有輸入為高電平，即沒有編碼輸入且S=1時，時， 才才是低電平。因此，是低電平。因此， 的低電平表示：的低電平表示：電路工作，但無編電路工作，但無編碼請求碼請求 (EWB符號中為符號中為EO）輸出輸出 為擴展端為擴展端，當輸入端有低電平信號輸入，且當輸入端有低電平信號輸入，且S=1時，時， 為低電平。為低電平。因此，因此， 的低電平表示：的低電平表示：電路工作，而且有編碼輸入電路工作，而且有編碼輸入 （EWB符號中為符號中為GS）。）。例：例：74LS148的級聯的級聯試用兩片試用兩

16、片74LS148擴展成擴展成16線線-4線編碼器，線編碼器， 將將 1 6個低電平輸入信號編為個低電平輸入信號編為00001111，16個個4位二進制代碼，其中位二進制代碼，其中 優先級最高，優先級最高， 最低。最低。解：解：按照優先級順序的要求，只有按照優先級順序的要求，只有 均無輸入信均無輸入信號時，才允許對號時，才允許對 的輸入信號編碼，因此的輸入信號編碼，因此只要把第只要把第一片一片“無編碼信號輸入無編碼信號輸入” 作為第二片的選通信作為第二片的選通信號號 就行了就行了。015AA15A0A158II70IISYS優先編碼器優先編碼器74LS14874LS148的應用的應用 74LS1

17、4874LS148編碼器的應用是非常廣泛的。編碼器的應用是非常廣泛的。 例如，常用計例如，常用計算機鍵盤，其內部就是一個字符編碼器。它將鍵盤上的大、算機鍵盤，其內部就是一個字符編碼器。它將鍵盤上的大、小寫英文字母和數字及符號還包括一些功能鍵（回車、空小寫英文字母和數字及符號還包括一些功能鍵（回車、空格）等編成一系列的七位二進制數碼，送到計算機的中央格）等編成一系列的七位二進制數碼，送到計算機的中央處理單元處理單元CPUCPU，然后再進行處理、存儲、輸出到顯示器或打，然后再進行處理、存儲、輸出到顯示器或打印機上。印機上。 還可以用還可以用74LS14874LS148編碼器監控爐罐的溫度，若其中任

18、何一編碼器監控爐罐的溫度，若其中任何一個爐溫超過標準溫度或低于標準溫度，個爐溫超過標準溫度或低于標準溫度， 則檢測傳感器輸出則檢測傳感器輸出一個一個0 0電平到電平到74LS14874LS148編碼器的輸入端，編碼器的輸入端， 編碼器編碼后輸出編碼器編碼后輸出 三位二進制代碼到微處理器進行控制。三位二進制代碼到微處理器進行控制。（2）74LS147 二二十進制優先編碼器十進制優先編碼器 0 0編碼有效編碼有效 輸出輸出8421BCD8421BCD反碼反碼 1010線線 4 4線線（實為實為9 9線線4 4線線） 沒有沒有 I0 端端:當當I9I1全為全為1時，輸出時，輸出0000的反碼的反碼1

19、11174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y37.2 7.2 譯碼器譯碼器7.2.1 7.2.1 譯碼器的基本概念及工作原理譯碼器的基本概念及工作原理譯碼：譯碼：編碼的逆過程，把輸入的二進制代碼翻譯成所對應的控編碼的逆過程，把輸入的二進制代碼翻譯成所對應的控制信號和信息。制信號和信息。譯碼器：譯碼器：實現譯碼功能的數字電路。實現譯碼功能的數字電路。有多個輸入和多個輸出的有多個輸入和多個輸出的組合電路，當其輸入有組合電路，當其輸入有n位二進制代碼時，輸出有位二進制代碼時，輸出有m個表示代碼個表示代碼原意的信號。原意的信號。對應一組輸入二進制代碼，有且僅有一個輸出為有效電

20、平，其對應一組輸入二進制代碼，有且僅有一個輸出為有效電平，其他輸出均為相反電平。有效電平可以為他輸出均為相反電平。有效電平可以為“1”1”也可以為也可以為“0”0”。n和和m的關系的關系 m2n, ,這樣才能保證對應一組輸入代碼，有且這樣才能保證對應一組輸入代碼，有且僅有一個輸出與之對應。僅有一個輸出與之對應。7.2.2 7.2.2 二進制譯碼器二進制譯碼器 輸入端為輸入端為n個，則輸出端為個，則輸出端為2n個，且對應于輸入個，且對應于輸入代碼的每一種狀態，代碼的每一種狀態，2n個輸出中只有一個為個輸出中只有一個為1 1（或為（或為0 0），其余全為），其余全為0 0（或為（或為1 1）2 2

21、線線4 4線譯碼器線譯碼器3 3線線8 8線譯碼器線譯碼器4 4線線1616線譯碼器線譯碼器邏輯功能：邏輯功能：將輸入的每個代碼分別譯成高電平（或低電平）。將輸入的每個代碼分別譯成高電平（或低電平）。二進制譯碼器二進制譯碼器1） 真值表真值表3） 邏輯圖邏輯圖Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2 S 為控制端（片選端、使能端）為控制端（片選端、使能端）常用有常用有：二進制譯碼器：二進制譯碼器 、二、二 十進制譯碼器十進制譯碼器 、 顯示譯碼器。顯示譯碼器。當當S S=0時，譯碼器工作；時，譯碼器工作； 當當S S=1時，譯碼器禁止，時，譯碼器禁止，

22、所有的輸出端均為所有的輸出端均為0。輸入輸入輸輸 出出A1 A0Y3 Y2 Y1 Y0 1 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 01 1、2 2位二進制譯碼器：位二進制譯碼器：2） 輸出表達式輸出表達式A11A011S&Y3&Y2&Y1&Y04）邏輯符號）邏輯符號(2線線4線譯碼器線譯碼器)輸出輸出0有效的有效的2線線4線譯碼器可用與非門構成，線譯碼器可用與非門構成，輸出輸出1有效有效5）常用集成）常用集成2線線4線譯碼器線譯碼器0m01AA1m2Y2m3Y3m01AA74LS139：雙雙2線線4線譯碼器線譯碼器輸出輸出0有效有效1Y01AA01AAY

23、0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達式輸出邏輯表達式解：解：（1）列出譯碼表：）列出譯碼表：01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY（2）寫出各輸出函數表達式：）寫出各輸出函數表達式：看出什么奧妙了嗎？！看出什么奧妙了嗎？！Y0：三變量的最小項：三變量的最小項m0Y1：三變量的最小項：三變量的最小項m1 Y7：三變量的最小項：三變量的最小項m7 以后有什么簡單的邏輯函數，以后有什么簡單

24、的邏輯函數，都化成最小項之和，然后用譯碼都化成最小項之和，然后用譯碼器來構成該邏輯函數的電路圖。器來構成該邏輯函數的電路圖。（3 3）畫出邏輯電路圖：）畫出邏輯電路圖： & & & & & & & & 1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 3、綜上所述、綜上所述1）同理）同理,四位二進制譯碼器為四位二進制譯碼器為4線線16線譯碼器。線譯碼器。2）二進制譯碼器就是）二進制譯碼器就是n線線2n線譯碼器線譯碼器， 即，即，n變量全部最小項的譯碼器。變量全部最小項的譯碼器。4、三位二進制譯碼器、三位二進制譯碼器 三位二進制譯碼器即三位二進制譯碼器即3線線8線譯碼

25、器線譯碼器，常用常用3線線8線譯碼器有線譯碼器有74LS138。邏輯符號邏輯符號（輸出（輸出0有效）：有效）： A0A2為輸入端，譯碼狀態下，為輸入端，譯碼狀態下，其二進制編碼其二進制編碼07依次對應依次對應8個輸出，個輸出，它能將三位二進制數的每個代碼分別譯成低電平。它能將三位二進制數的每個代碼分別譯成低電平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0 S1、S2、S3是三個選通控制端，當控制端是三個選通控制端，當控制端 時，時， 譯碼器處于工作狀態；譯碼器處于工作狀態； 譯碼器禁止時，所有輸出端都輸出無效電平（高電平）。譯碼器禁止時，所有輸出端都輸出無效電平（高

26、電平）。123100S S S 74LS138 內部電路內部電路（1）實現邏輯函數）實現邏輯函數由于譯碼器的每個輸出端分別與一個最小項相由于譯碼器的每個輸出端分別與一個最小項相對應，因此輔以適當的門電路，便可實現任何組對應，因此輔以適當的門電路，便可實現任何組合邏輯函數。合邏輯函數。例例1 1： 試用譯碼器和門電路實現邏輯函數：試用譯碼器和門電路實現邏輯函數： ACBCABY5、譯碼器的應用、譯碼器的應用01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAYY0好像三變量的最小項好像三變量的最小項m0Y1就是三變量的最小

27、項就是三變量的最小項m1 Y7就是三變量的最小項就是三變量的最小項m73-8譯碼器輸出：譯碼器輸出：解：解： 將邏輯函數轉換成最小項表達式，再轉換成與將邏輯函數轉換成最小項表達式，再轉換成與非非與非形式。與非形式。ABCCABCBABCAY=m3+m5+m6+m7= 該函數有三個變量，所以選用該函數有三個變量，所以選用3線線8線譯碼器線譯碼器74LS138。 用一片用一片74LS138加一個與非門就可實現邏輯函加一個與非門就可實現邏輯函數數Y，邏輯圖如圖，邏輯圖如圖1所示。所示。7653mmmmG1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5

28、v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用兩片用兩片74LS138擴展為擴展為4線線16線譯碼器線譯碼器 （2）譯碼器的擴展）譯碼器的擴展 當當A A3 3=0=0時，時，低位片低位片74LS138(1)74LS138(1)工作，對輸工作，對輸入入A A3 3、A A2 2、A A1 1、A A0 0進行譯碼，還原出進行譯碼，還原出Y Y0 0Y Y7 7，而高位禁止工作；而高位禁止工作； 當當A A3 3=1=1時，時，高位片高位片74LS138(2)74LS138(2)工

29、作，還原工作，還原出出Y YY Y5 5，而低位片禁止工作。，而低位片禁止工作。7.2.3 顯示譯碼器顯示譯碼器 能直接驅動數字顯示器或能同顯示器配合使用能直接驅動數字顯示器或能同顯示器配合使用的譯碼器稱為的譯碼器稱為顯示譯碼器顯示譯碼器。常用的顯示譯碼器能驅。常用的顯示譯碼器能驅動七段數碼管，即七段字符顯示器動七段數碼管，即七段字符顯示器1 1七段字符顯示器七段字符顯示器七段字符顯示器（七段數碼管）是用七個發光二極管做成七段字符顯示器（七段數碼管）是用七個發光二極管做成a,b,c,d,e,f,ga,b,c,d,e,f,g七段，構成七段發光二極管（七段，構成七段發光二極管（LEDLED）顯示器

30、。按）顯示器。按內部連接方式不同，七段數字顯示器分為內部連接方式不同，七段數字顯示器分為共陰極共陰極和和共陽極共陽極兩種。兩種。（a） 管腳排列圖管腳排列圖; (b) 共陰極接線圖共陰極接線圖; (c) 共陽級接線圖共陽級接線圖abcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfg圖圖 3 七段數字顯示器發光段組合圖七段數字顯示器發光段組合圖2七段顯示譯碼器七段顯示譯碼器 七段顯示譯碼器是驅動上述七段顯示器的專用七段顯示譯碼器是驅動上述七段顯示器的專用譯碼器，它可以把輸入的二譯碼器，它可以把輸入的二-十進制代碼轉換成七段十進制代碼轉換成七段顯示器所需

31、的輸入信息，以使七段顯示器顯示正確顯示器所需的輸入信息，以使七段顯示器顯示正確的數碼。的數碼。該譯碼器的真值表該譯碼器的真值表原理：原理：如果在七段數碼管如果在七段數碼管上顯示數字上顯示數字4，則需，則需f,g,b,c為為1，其它為，其它為0。十。十進制數字進制數字4對應的二進制對應的二進制代碼為代碼為0100，即對譯碼器，即對譯碼器而言，當輸入而言，當輸入ABCD=0100時，譯碼輸時，譯碼輸出應該是出應該是b c f g有效。有效。適用于適用于七段共陰極顯示管的譯碼器七段共陰極顯示管的譯碼器集成電路有集成電路有7448，74LS48等；適用于等；適用于共陽極七段數碼管顯示器的譯碼器共陽極七

32、段數碼管顯示器的譯碼器有有7447，74LS47等。等。3芯片介紹芯片介紹7447的管腳排列圖的管腳排列圖（共陽極）（共陽極）A，B，C，D是譯碼器的輸入信號；是譯碼器的輸入信號；譯碼輸出譯碼輸出ag： 低電平有效（共陽）；低電平有效（共陽）；LT：試燈信號輸入，試燈信號輸入，LT=0且且BI=1時，時， ag全為低電平，七段同時亮。全為低電平，七段同時亮。RBI：滅滅0輸入信號輸入信號RBI=0（LT=1） 時，不顯示數碼時，不顯示數碼0 。目的是為了能把。目的是為了能把 不希望顯示的不希望顯示的0熄滅。熄滅。BI/RBO： (1)BI熄滅信號輸入：熄滅信號輸入：即當其有效（低電平即當其有效

33、（低電平) 時，時，ag全全1，使數碼管不亮。，使數碼管不亮。 (2)RBO滅滅0輸出：輸出：即當即當RBI=0時，時， RBO=0，表示譯碼器已將本來應該顯示，表示譯碼器已將本來應該顯示 的零熄滅了。的零熄滅了。7.3 7.3 三態緩沖器三態緩沖器 三態指其輸出既可以是一般二值邏輯電路，即正常的高電平（邏輯1）或低電平（邏輯0），又可以保持特有的高阻抗狀態。高阻態相當于隔斷狀態（電阻很大，相當于開路），既不是高電平也不是低電平，如果高阻態再輸入下一級電路的話，對下級電路無任何影響，和沒接一樣。三態門都有一個EN控制使能端，來控制門電路的通斷。具備這三種狀態的器件就叫做三態緩沖器。當EN有效時

34、，三態電路呈現正常的“0”或“1”的輸出；當EN無效時，三態電路給出高阻態輸出。74LS244三態八緩沖器/線驅動器/線接收器(兩組控制)74LS245是一個8位三態總線收發器，一個使能輸入端G，一個方向選擇輸入端DIR決定傳輸方向：DIR=1時，數據從A傳到B；DIR=0時，數據從B傳到A。 三態門緩沖器經常被用作多設備共用數據總線時的連接。如果你的設備端口要掛在一個總線上，必須通過三態緩沖器。因為在一個總線上同時只能有一個端口作輸出，這時其他端口必須在高阻態，同時可以輸入這個輸出端口的數據。所以你還需要有總線控制管理，訪問到哪個端口，那個端口的三態緩沖器才可以轉入輸出狀態。這是典型的三態門

35、應用。7.4 7.4 雙穩態觸發器雙穩態觸發器 雙穩觸發器是構成記憶存貯電路的重要元器件，具有兩個穩雙穩觸發器是構成記憶存貯電路的重要元器件，具有兩個穩定的物理狀態，一個觸發器只能記憶一位二進制數。定的物理狀態，一個觸發器只能記憶一位二進制數。雙穩態元件的特點是：雙穩態元件的特點是： 有兩個互補的輸出端有兩個互補的輸出端Q和和有兩個穩定狀態，分別表示存儲數碼有兩個穩定狀態，分別表示存儲數碼 0 或或 1。(3)在一定的觸發信號作用下，它可從一個穩態翻轉到另一個穩態。在一定的觸發信號作用下，它可從一個穩態翻轉到另一個穩態。每個雙穩態元件有兩個互反的輸出端每個雙穩態元件有兩個互反的輸出端 Q 和和

36、 ， 分別被稱為：分別被稱為：1 態態 (Q = 1， = 0) 0 態態 (Q = 0， = 1)觸發器或鎖存器翻轉前的狀態稱為現態觸發器或鎖存器翻轉前的狀態稱為現態 Qn (Q)， 翻轉后的狀態稱為次態翻轉后的狀態稱為次態 Qn+1。QQQQ 觸發器按邏輯功能分類為：觸發器按邏輯功能分類為： RS觸發器、D觸發器、JK觸發器和T觸發器等。 SETCLRSETSETCLRCLR與非門構成與非門構成或非門構成或非門構成1 基本基本RS觸發器觸發器11SRSQRQnn01SRQRSQnn特征方程特征方程 與非門構成與非門構成: 或非門構成或非門構成:波形圖波形圖鐘控鐘控RS觸發器觸發器SR觸發器

37、功能表觸發器功能表輸入輸入輸出輸出Qn+1S RQ Q0 0Qn Qn保持保持0 10 1置置01 01 0置置11 11 1不穩定不穩定鐘控鐘控D觸發器邏輯圖、次狀態真值表、狀態圖觸發器邏輯圖、次狀態真值表、狀態圖2 鐘控鐘控D觸發器觸發器D觸發器邏輯符號與激勵表觸發器邏輯符號與激勵表JK觸發器的工作分兩步完成：在CP=1時，主觸發器接收輸入信號，而從觸發器狀態不變。在時鐘CP的下降沿，將主觸發器的狀態傳送給從觸發器，使得 并在CP=0期間保持不變，此時，主觸發器不接收數據。 nnnQKQJQ1JK觸發器特征方程觸發器特征方程: : nnnQKQJQ13 主從主從JK觸發器觸發器 4 T觸發

38、器觸發器T觸發器邏輯符號與功能表c cp pT TQ QQ QT T觸觸發發器器( (a a) )邏邏輯輯符符號號T TQn+1Qn0 00 01 11 10 00 01 11 10 00 01 11 1( (b b) )功功能能表表QTQTQTQn1( (c c) )特特征征方方程程窄脈沖產生器窄脈沖產生器邏輯電路中門的延遲引起競爭和冒險。邏輯電路中門的延遲引起競爭和冒險。7.5 7.5 鎖存器鎖存器鎖存器作用：鎖存數據。鎖存器對時鐘脈沖電平（持續時間）敏感，在一持續電平期間都運作。 集成74LS373鎖存器 用于暫時存放二進制代碼的邏輯器件稱為寄存器。寄存器按功能分為并行寄存器、串行寄存器

39、及串并行寄存器。并行寄存器沒有移位功能，通常簡稱為寄存器 Registers ；串行及串并行寄存器具有移位功能，通常稱為移位寄存器 Shift Registers 。觸發器對時鐘脈沖邊沿（上升或下降）敏感，在邊沿來臨時變化狀態；基本寄存器一般具有以下四種功能：基本寄存器一般具有以下四種功能： 清除數碼 接收數碼 寄存數碼 輸出數碼 74LS374寄存器 7.6 7.6 寄存器、移位寄存器寄存器、移位寄存器3 3、移位寄存器、移位寄存器 移位寄存器是指具有移位功能的寄存器移位寄存器是指具有移位功能的寄存器 按邏輯功能分四大類：按邏輯功能分四大類： 串行輸入串行輸出 串行輸入并行輸出 并行輸入串行

40、輸出 并行輸入并行輸出按移位方式分類：按移位方式分類： 單向移位、雙向移位、循環移位及扭環移位等 QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD移移 位位 時時 鐘鐘 C CP P串串 行行 輸輸 入入 D Di iQ Q0 0Q Q1 1Q Q2 2Q Q3 3D Do o串串 行行 輸輸 出出并并 行行 輸輸 出出D D0 0D D1 1D D2 2D D3 3QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD移位時鐘CP移位時鐘CP串行輸入D串行輸入Di iQ Q0 0Q Q1 1Q Q2 2Q Q3 3D Do o串行輸出串行輸出并 行

41、輸 出并 行 輸 出D D0 0D D1 1D D2 2D D3 3 設在設在CPCP的的4 4個周期內串行輸入端輸入的代碼為個周期內串行輸入端輸入的代碼為10101010，寄，寄存器的初始狀態為存器的初始狀態為Q Q0 0Q Q1 1Q Q2 2Q Q3 3=0000=0000，那么在移位時鐘信號，那么在移位時鐘信號CPCP的作用下，在以后的作用下，在以后4 4個周期內存儲器的狀態如表所示。個周期內存儲器的狀態如表所示。 串入并出移位寄存器串入并出移位寄存器010114001003000112000001000000Q3Q2Q1Q0串行輸入串行輸入DCP的順序的順序4個周期內存儲器的狀態表個

42、周期內存儲器的狀態表集成集成4 4位雙向移位寄存器位雙向移位寄存器74LS194A74LS194A 74LS194是集成的是集成的4位雙向移位寄存器。位雙向移位寄存器。 具有左移、右移、并行置數、保持、清具有左移、右移、并行置數、保持、清“0”等多種功等多種功能。能。12345678910111213141516CRSSDDDDGNDVCCQQQQ0123CPSS01LR_012374LS194引腳名稱功能輸入信號CR清除S0,S1模式選擇CP時鐘脈沖SL 左移串行輸入SR右移串行輸入D0,D1,D2,D3預置初始值輸出信號Q0,Q1,Q2,Q3并行輸出74194引腳定義集成集成4位雙向移位寄

43、存器位雙向移位寄存器74LS194A 74LS194的功能表 輸入輸出功能說名CR模式CP串行并行 Q0 Q1 Q2 Q3S1 S0SL SRD0 D1 D2 D3LX XXX XX X X XL L L L清零HX XLX XX X X X Q0 Q1 Q2 Q3保持HH HX Xa b c da b c d置位HL HX HX X X X H Q0 Q1 Q2右移HX LX X X X L Q0 Q1 Q2HH LH XX X X XQ1 Q2 Q3 H左移HL XX X X XQ1 Q2 Q3 LHL LXX XX X X X Q0 Q1 Q2 Q3保持集成集成4位雙向移位寄存器位雙向移

44、位寄存器74LS194AQQSETCLRSRQQSETCLRSRQQSETCLRSRQQSETCLRSRR RD DCPCPS S0 0S S1 1D DIRIRD D0 0D D1 1D D2 2D D3 3D DILILQ Q0 0Q Q1 1Q Q2 2Q Q3 3RSRS0 0RSRS1 1RSRS2 2RSRS3 3并 行 輸 出并 行 輸 出并 行 輸 入并 行 輸 入右移串行輸入右移串行輸入左移串行輸入左移串行輸入由兩片由兩片74LS19474LS194連接成的連接成的8 8位雙向移位寄存器位雙向移位寄存器 把多個74LS194連接在一起，還可以實現多位雙向移位寄存器 7.7 7

45、.7 計數器計數器 計數器的狀態個數稱為計數器的模。如圖計數器的狀態個數稱為計數器的模。如圖所示的為模所示的為模 m 的計數器。的計數器。S4S5SmS3S2S1計數器狀態圖的一般結構計數器狀態圖的一般結構計數器的分類：計數器的分類： 按功能：加法計數器，減法計數器，可逆計數器按功能：加法計數器，減法計數器，可逆計數器 按進位方式：按進位方式： 串行計數器（異步計數器）串行計數器（異步計數器）Ripple counters 并行計數器（同步計數器）并行計數器（同步計數器）Synchronous counters 按進位基數：二進制計數器按進位基數：二進制計數器 Binary-counters

46、十進制計數器十進制計數器 decimal-counters 任意進制計數器任意進制計數器 n 個觸發器可以構成模個觸發器可以構成模 m 的計數器，的計數器， 其中：其中：m 2n。同步計數器同步計數器同步計數器電路中，所有觸發器的時鐘都與同一個時同步計數器電路中，所有觸發器的時鐘都與同一個時鐘脈沖源連在一起，每個觸發器的狀態變化都與時鐘脈沖源連在一起，每個觸發器的狀態變化都與時鐘脈沖同步，又稱鐘脈沖同步，又稱并行寄存器并行寄存器可以由可以由計數方式的觸發器計數方式的觸發器構成或者構成或者移位寄存器移位寄存器構成。構成。1. 用計數方式構成的同步二進制計數器用計數方式構成的同步二進制計數器 ：可

47、用可用JK觸發器構成。觸發器構成。JK觸發器的觸發器的J、K端都加上高電平，它就按端都加上高電平，它就按交替方式交替方式或或計數方式工作。計數方式工作。計數器的摸是計數器的摸是M=23=81、同步二進制計數器、同步二進制計數器 按二進制數運算規律進行計數的電路稱為二進制計數器。按二進制數運算規律進行計數的電路稱為二進制計數器。 （1 1）分析下圖）分析下圖0010008(0)11111170011004111011300101020110011001000初始化初始化J2=k2J1=K1J0=K0FF2(Q2)FF1(Q1)FF0(Q0)各觸發器控制端狀態各觸發器控制端狀態計數器狀態計數器狀態

48、計數計數從下圖中我們可以看出計數器還有分頻功能從下圖中我們可以看出計數器還有分頻功能集成二進制計數器集成二進制計數器74193可預置的同步4位二進制加/減計數器引腳名稱功能輸入信號CLR清除LOAD預置控制D,C,B,A預置初始值UP加法計數脈沖DOWN減法計數脈沖輸出信號CO進位輸出BO借位輸出QD,QC,QB,QA計數值輸出集成二進制計數器集成二進制計數器7419374193引腳定義74193結構圖輸入輸出CLRLOADUPDOWND C B AQD QC QB QA1XXXX X X X0 0 0 000XXd c b ad c b a011X X X X加法計數011X X X X減發

49、計數UPDOWNQD QC QB QACOBO11 1 1 1110 0 0 0174193功能表74193進位、借位功能表集成二進制計數器集成二進制計數器74193集成二進制計數器集成二進制計數器74193復位法模10加法計數器置位法模10減法計數器異步計數器異步計數器（又稱串行計數器）：各觸發器的時鐘不是（又稱串行計數器）：各觸發器的時鐘不是來自同一個時鐘源。狀態變化時，有的觸發器與時鐘同來自同一個時鐘源。狀態變化時，有的觸發器與時鐘同步，有的則滯后一些時間。異步計數器按串行方式工作，步，有的則滯后一些時間。異步計數器按串行方式工作，觸發器的狀態變化有點象多米諾骨牌觸發器的狀態變化有點象多

50、米諾骨牌 異步計數器和同步計數器的區別是什么？異步計數器和同步計數器的區別是什么？異步二進制計數器的模異步二進制計數器的模M=2K異步計數器異步計數器異步十進制計數器異步十進制計數器位異步二進制計數器可以構成位異步二進制計數器可以構成BCD碼十進制異步計數器碼十進制異步計數器 本章小結本章小結 時序邏輯電路與組合邏輯電路比較 時序邏輯電路的特征 時序邏輯電路中使用的記憶元件是雙穩態觸發器 描述時序邏輯電路功能的三個重要方程 最常見的時序邏輯電路構件 中規模集成計數器 7.8.1 7.8.1 設計目的設計目的 1. 掌握數字電子鐘的設計方法掌握數字電子鐘的設計方法 2. 掌握常用數字集成電路的功

51、能和使用掌握常用數字集成電路的功能和使用 3. 鞏固數字電路理論知識，掌握邏輯電路和鞏固數字電路理論知識，掌握邏輯電路和真值表的畫法真值表的畫法7.8.2 7.8.2 設計原理設計原理功能：功能： 通過數碼管顯示時、分、秒，通過數碼管顯示時、分、秒，24小時進制。小時進制。設計要求：設計要求： 1. 設計電路設計電路 2. 電路仿真與調試電路仿真與調試 3. 編寫設計報告，寫出設計與制作的全過程，編寫設計報告，寫出設計與制作的全過程，總結體會總結體會7.8.3 數字鐘功能框圖時鐘脈沖生成電路時鐘脈沖生成電路（1）時鐘脈沖生成模塊）時鐘脈沖生成模塊 可以采用由集成電路定時器可以采用由集成電路定時

52、器555與與RC組成的多諧組成的多諧振蕩器。振蕩器。 也可以采用函數信號發生器生成秒脈沖信號。也可以采用函數信號發生器生成秒脈沖信號。( 2 ) 計數器模塊、進位控制模塊計數器模塊、進位控制模塊 十進制計數器，用二進制計數器直接連接數碼管，十進制計數器，用二進制計數器直接連接數碼管，通過復位法實現十進制。時、分、秒分別為通過復位法實現十進制。時、分、秒分別為24、 60、60進制，秒、分顯示進制，秒、分顯示0059，時顯示為，時顯示為0023，用，用低位清零脈沖作為高位計數脈沖低位清零脈沖作為高位計數脈沖時鐘計數及進位電路時鐘計數及進位電路(3) 狀態切換電路狀態切換電路(4) 校準電路校準電

53、路 當數字鐘走時出現誤差時，需要校正時間。校時電當數字鐘走時出現誤差時，需要校正時間。校時電路可實現對路可實現對“時時”“”“分分”“”“秒秒”的校準。校準設置開關的校準。校準設置開關SET在低電平時，通過位置開關切換時、分、秒校準，在低電平時，通過位置開關切換時、分、秒校準，通過校準按鍵進行單獨循環計數。通過校準按鍵進行單獨循環計數。秒個位時鐘調整設置電路秒個位時鐘調整設置電路（1）74LS193 計數器計數器 （2）74LS00 2輸入與非門輸入與非門（3）74LS02 2輸入或非門輸入或非門（4）74LS04 非門非門（5）74LS08 2輸入與門輸入與門（6）74LS32 2輸入或門輸

54、入或門（7）74LS74 D觸發器觸發器（8）74LS138 譯碼器譯碼器（9）555集成芯片集成芯片（10）共陰）共陰BCD數碼管數碼管（11）電阻、電容、按鍵等（若干）電阻、電容、按鍵等（若干）7.8.4 7.8.4 用到的主要元件用到的主要元件7.9 交通燈控制邏輯電路設計7.9.1 7.9.1 設計目的設計目的 1. 掌握數字數字狀態機的設計方法掌握數字數字狀態機的設計方法 2. 掌握邏輯電路中競爭和冒險原則，電掌握邏輯電路中競爭和冒險原則，電路中電平觸發和時鐘沿觸發的不同。路中電平觸發和時鐘沿觸發的不同。 3. 鞏固數字電路理論知識，掌握邏輯電鞏固數字電路理論知識，掌握邏輯電路和真值表的畫法路和真值表的畫法7.9.2 7.9.2 設計原理設計原理功能：功能： 實現功能如下：一個具有主、支路的路口。主實現功能如下：一個具有主、支路的路口。主路通行時間路通行時間20秒、支路通行時間秒、支路通行時間15秒、黃燈各為秒、黃燈各為5秒。秒。設計要求：設計要求： 1. 設計電路設計電路 2. 電路仿真與調試電路仿真與調試 3.