1、第七章：組合邏輯電路軟件學(xué)院孔祥杰2主要內(nèi)容7.1 邏輯門7.2 小規(guī)模組合邏輯電路7.3 常用組合邏輯部件的功能分析7.4 常用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)7.5 組合邏輯電路中的冒險現(xiàn)象37.1 邏輯門一、基本邏輯門 邏輯門是實現(xiàn)基本邏輯關(guān)系的基本單元電路,它實際上是一種信號控制電路。 基本的邏輯門有與門、或門和非門，分別用來實現(xiàn)與邏輯、或邏輯和非邏輯關(guān)系。其他邏輯門是這三種邏輯門的復(fù)合。47.1 邏輯門 復(fù)合邏輯門的邏輯函數(shù)式和邏輯符號 57.1 邏輯門 對于一個電路實現(xiàn)的是何種邏輯關(guān)系，可以按照以下步驟進行判斷：根據(jù)輸入信號的各種狀態(tài)可能，分別得出信號的狀態(tài)。把輸入信號作為邏輯變量(

2、又稱輸入變量)，輸出信號作為邏輯函數(shù)(又稱輸出函數(shù))，然后對于信號的狀態(tài)高電平用邏輯1表示，低電平用邏輯0表示，列出電路所對應(yīng)的真值表。根據(jù)真值表寫出邏輯函數(shù)表達(dá)式(又稱輸出函數(shù)表達(dá)式)，從而得出電路所實現(xiàn)的邏輯關(guān)系。67.1 邏輯門二、分立元件門電路 早期的邏輯門是采用電容、電阻、二極管、三極管等分立元件構(gòu)成。正邏輯負(fù)邏輯77.1 邏輯門1、二極管與門電路電路邏輯符號工作波形87.1 邏輯門2、二極管或門電路電路邏輯符號工作波形97.1 邏輯門3、三極管非門電路電路邏輯符號工作波形107.2 小規(guī)模組合邏輯電路依據(jù)電路所含邏輯門的數(shù)目可分為： 小規(guī)模邏輯電路(110個邏輯門) 中規(guī)模邏輯電路

3、(10100個邏輯門) 大規(guī)模邏輯電路(1001000個邏輯門) 超大規(guī)模邏輯電路(大于1000個邏輯門)依據(jù)邏輯功能特點的不同大致可分為： 組合邏輯電路(簡稱組合電路) 時序邏輯電路(簡稱時序電路)117.2 小規(guī)模組合邏輯電路 組合邏輯電路在邏輯功能上的特點：這種電路任何時刻的輸出僅僅取決于該時刻的輸入信號，而與這一時刻輸入信號作用前電路原來的狀態(tài)沒有任何關(guān)系，也就是說這種電路沒有記憶功能。這樣決定了組合邏輯電路在電路結(jié)構(gòu)上有以下特點：主要由邏輯門組成，其中不包含有存儲信息的記憶元件；只有輸入到輸出的單向通路，而沒有輸出到輸入的反饋回路。127.2 小規(guī)模組合邏輯電路組合邏輯電路：輸入信號

4、X1、X2、Xn是二值邏輯變量，輸出信號F1、F2、Fn是二值邏輯函數(shù)，輸出與輸入之間的關(guān)系可用m個邏輯式來描述： F1= f1(X1、X2、Xn)F2= f2(X1、X2、Xn)Fm= fm(X1、X2、Xn) 137.2 小規(guī)模組合邏輯電路一、小規(guī)模組合邏輯電路的分析 為了研究給定組合電路的邏輯功能，就需要對該電路進行分析，找出電路輸出與輸入之間的邏輯關(guān)系。小規(guī)模組合邏輯電路分析一般步驟為： 根據(jù)給定組合電路的邏輯圖，從輸入端開始，根據(jù)每個邏輯門的基本功能逐級向后遞推，推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式； 簡化邏輯函數(shù)，求出最簡邏輯函數(shù)，列出真值表；描述電路的邏輯功能。147.2 小規(guī)模組合邏輯

5、電路 例7-1157.2 小規(guī)模組合邏輯電路 例7-2167.2 小規(guī)模組合邏輯電路二、小規(guī)模組合邏輯電路的設(shè)計 組合電路的設(shè)計就是依據(jù)邏輯功能的要求及器件的資源情況，設(shè)計出能實現(xiàn)該功能的最佳電路。一般設(shè)計步驟： 將邏輯功能要求抽象成真值表的形式。 根據(jù)真值表寫出邏輯函數(shù)表達(dá)式，通常要將函數(shù)簡化為最簡與或表達(dá)式。 根據(jù)所采用器件類型進行適當(dāng)?shù)暮瘮?shù)表達(dá)式變換。 根據(jù)函數(shù)表達(dá)形式畫邏輯圖。 177.2 小規(guī)模組合邏輯電路例題講解：某汽車駕駛員培訓(xùn)班進行結(jié)業(yè)考試，有三名評判員，其中A為主評判員，B和C為副評判員。評判時，按少數(shù)服從多數(shù)原則，但主評判員認(rèn)為合格，亦可通過。試用與非門構(gòu)成的邏輯電路實現(xiàn)此

6、評判規(guī)定。解：解：第一步，列出真值表 187.2 小規(guī)模組合邏輯電路第二步，根據(jù)真值表畫出卡諾圖，寫出輸出F的最簡與或表達(dá)式。BCAF197.2 小規(guī)模組合邏輯電路第三步，將邏輯式轉(zhuǎn)換為與非與非的形式。第四步，用與非門構(gòu)成實現(xiàn)此邏輯函數(shù)的邏輯圖。BCAF7.2 小規(guī)模組合邏輯電路例 試設(shè)計一位半加器和一位全加器。解：一位半加器一位半加器：只考慮2個1位二進制數(shù)A，B相加，不考慮低位來的進位數(shù)據(jù)的相加。異或門具有半加器求和的功能，與門具有進位功能。 SABABABCA B7.2 小規(guī)模組合邏輯電路一位全加器：兩個二進制數(shù)相加，要考慮低位向本位的進位數(shù)，實現(xiàn)一位全加的電路稱為一位全加器。 227.

7、2 小規(guī)模組合邏輯電路237.3 常用組合邏輯部件的功能分析 在數(shù)字系統(tǒng)中，常用的組合邏輯部件有全加器、編碼器、譯碼器、數(shù)據(jù)選擇器、比較器等。由于這些組合邏輯部件經(jīng)常使用，所以均有中規(guī)模集成器件(MSI)產(chǎn)品，并且可以提供類型齊全(TTL電路、CMOS電路、ECL電路等)的芯片供用戶使用，因此直接使用中規(guī)模集成器件進行邏輯設(shè)計是一種方便而有效的方法。在使用中規(guī)模集成器件進行設(shè)計時，重點在于掌握整個器件的邏輯功能，及器件的外特性，從而正確使用這些器件，充分發(fā)揮其邏輯功能。作為用戶來說，對于中規(guī) 模集成器件內(nèi)部邏輯實現(xiàn)的細(xì)節(jié)，只作一般了解即可。247.3 常用組合邏輯部件的功能分析一、全加器 將n

8、個一位全加器串接起來 257.3 常用組合邏輯部件的功能分析全加器的功能擴展：集成全加器最多為4位 ,如果要構(gòu)成8位或者更多位的加法器就必須由多片4位全加器串接而成。 267.3 常用組合邏輯部件的功能分析二、編碼器 編碼器是將具有特定意義的信息編成若干位二進制代碼的組合邏輯電路。 用n位二進制代碼來對m個信號進行編碼，故稱為m線n線編碼器，且m與n之間應(yīng)滿足關(guān)系2nm。 277.3 常用組合邏輯部件的功能分析1、簡易編碼器由撥盤和與非門構(gòu)成的8421BCD碼編碼器7.3 常用組合邏輯部件的功能分析采用撥盤輸入，撥盤指針?biāo)赶虻妮斎攵藶檫壿?，懸空的輸入端為邏輯1。 297.3 常用組合邏輯部

9、件的功能分析2、優(yōu)先編碼器 在許多實際應(yīng)用中，編碼器的輸入端可能同時收到幾個信號，這時就要求按預(yù)先規(guī)定的優(yōu)先次序編碼輸出。完成這種功能的編碼器稱為優(yōu)先編碼器優(yōu)先編碼器。 常用的優(yōu)先編碼器有8線3線(74LS148、CT54LS148等)，10線4線8421BCD優(yōu)先編碼器(74LS147、CT54LS147、CC40147等)。307.3 常用組合邏輯部件的功能分析 器件管腳描述 317.3 常用組合邏輯部件的功能分析 8線3線優(yōu)先編碼器74LS148真值表327.3 常用組合邏輯部件的功能分析 編碼器的功能擴展 采用2片74LS148將8線3線優(yōu)先編碼器擴展為16線4線優(yōu)先編碼器。 337.

10、3 常用組合邏輯部件的功能分析三、譯碼器 譯碼是編碼的逆過程，是將輸入的每組二進制代碼譯為一個特定的輸出信號。完成譯碼功能的組合邏輯電路稱為譯碼器。 有n個輸入端，m個輸出端 m與n之間滿足條件：2nm347.3 常用組合邏輯部件的功能分析1、二進制譯碼器 將n位輸入變量構(gòu)成的二進制代碼譯成 個不同輸出信號。主要產(chǎn)品： 3線8線譯碼器(74LS138、CE10161、CC74HC138等)； 4線16線譯碼器(74154、CC4515、CC74HC154等)。2n357.3 常用組合邏輯部件的功能分析 3線8線譯碼器367.3 常用組合邏輯部件的功能分析 3線8線譯碼器74LS138真值表37

11、7.3 常用組合邏輯部件的功能分析 譯碼器擴展：用兩片74LS138組成4線16線譯碼器387.3 常用組合邏輯部件的功能分析2、二十進制譯碼器 二十進制譯碼器是將8421BCD碼譯為10個不同的輸出。也稱4線10線譯碼器。如CT74LS42、CT5442等。 7.3 常用組合邏輯部件的功能分析 二十進制譯碼器74LS42真值表407.3 常用組合邏輯部件的功能分析3、顯示譯碼器 在數(shù)字技術(shù)中，經(jīng)常需要把測量或運算的結(jié)果用十進制數(shù)碼顯示出來。實現(xiàn)這種功能的邏輯電路稱為數(shù)碼顯示電路。 數(shù)碼顯示電路主要由顯示譯碼/驅(qū)動器和數(shù)碼顯示器組成。 應(yīng)用最廣泛的顯示器件是LED七段數(shù)碼管，通常有共陰極和共陽

12、極兩種 。 常用的共陽顯示器有BS204、BS206等，共陰顯示器有BS201、BS203等。417.3 常用組合邏輯部件的功能分析427.3 常用組合邏輯部件的功能分析 顯示譯碼/驅(qū)動器是用來驅(qū)動數(shù)碼顯示器件的中規(guī)模集成器件。 驅(qū)動共陰極LED的典型產(chǎn)品有74LS48、74LS248、CC14513、CT5448等。 驅(qū)動共陽極LED的典型產(chǎn)品有74LS47、74LS247等。 這些產(chǎn)品一般都帶有驅(qū)動器，可直接驅(qū)動LED數(shù)碼管進行數(shù)字顯示。437.3 常用組合邏輯部件的功能分析4 線7 線譯碼/驅(qū)動器； 3A 0A 是 8421BCD 碼輸入端； aQ gQ 是輸出端 不管其他輸入是什么狀態(tài)

13、， 全為1 ，用于檢測數(shù)碼管是否正常。 7.3 常用組合邏輯部件的功能分析 BCD七段顯示譯碼器的真值表457.3 常用組合邏輯部件的功能分析四、數(shù)據(jù)選擇器數(shù)據(jù)選擇器簡稱MUX，又稱多路選擇器或多路開關(guān)。功能：在選擇輸入或稱“地址輸入”信號的作用下，從多個數(shù)據(jù)輸入通道中選擇某一通道的數(shù)據(jù)傳至輸出端。它是一個多輸入、單輸出的組合邏輯部件。 數(shù)據(jù)分配器與數(shù)據(jù)選擇器467.3 常用組合邏輯部件的功能分析477.3 常用組合邏輯部件的功能分析當(dāng)選擇器輸入地址為當(dāng)選擇器輸入地址為n位時位時 487.3 常用組合邏輯部件的功能分析 數(shù)據(jù)選擇器的擴展：用兩片74LS151組成16選一數(shù)據(jù)選擇器。497.3

14、常用組合邏輯部件的功能分析 數(shù)據(jù)選擇器的應(yīng)用舉例：并/串行轉(zhuǎn)換器 507.3 常用組合邏輯部件的功能分析五、數(shù)據(jù)比較器 數(shù)據(jù)比較器是一種將兩個n位二進制數(shù)進行比較，并判決其大小關(guān)系的邏輯電路。 517.4 采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù) 如果需要實現(xiàn)的邏輯函數(shù)表達(dá)式與某種中規(guī)模集成器件的邏輯函數(shù)表達(dá)式形式上完全一致，則使用這種器件最方便。 如果需要實現(xiàn)的邏輯函數(shù)其變量數(shù)比中規(guī)模集成器件的輸入變量少，則只需將中規(guī)模集成器件的多余輸入端作適當(dāng)?shù)奶幚?固定為1或固定為0)。 如果需要實現(xiàn)的邏輯函數(shù)其變量數(shù)比中規(guī)模集成器件的輸入變量多，則可通過將中規(guī)模集成器件進行擴展的方法來實現(xiàn)。7.4 采用中規(guī)

15、模集成器件實現(xiàn)組合邏輯函數(shù)一、利用譯碼器來實現(xiàn)組合邏輯函數(shù)例 利用譯碼器實現(xiàn)一組多輸出函數(shù) 解 ：第一步 選取相應(yīng)器件這是一組3變量的多輸出函數(shù)，因此可選用38線譯碼器。123FABBCACFACBCACFABABCBC537.4 采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)第二步 將輸出函數(shù)寫成最小項標(biāo)準(zhǔn)型，并進行相應(yīng)變換。11235712357()()() FAB CCAA BCA BB Cmmmmmmmmmm21346713467()()() FA BB CAA BCA BB Cmmmmmmmmmm323672367()() FAB CCABCAA BCmmmmmmmm547.4 采用中規(guī)模集成器

16、件實現(xiàn)組合邏輯函數(shù)第三步 函數(shù)對比實現(xiàn) 將輸入變量A、B、C加到譯碼器的地址輸入端A2、A1、A0，利用譯碼器的輸出附加與非門，就可以實現(xiàn)邏輯函數(shù)F1、F2、F3。557.4 采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)二、利用數(shù)據(jù)選擇器來實現(xiàn)組合邏輯函數(shù) 存在下列三種情況：1、實現(xiàn)函數(shù)變量數(shù)小于數(shù)據(jù)選擇器地址輸入變量數(shù)。處理方法：將所需實現(xiàn)函數(shù)的變量接至數(shù)據(jù)選擇器的低位地址輸入端，而其高位地址接固定“0”電平。具體實現(xiàn)方法：(1) 代數(shù)式對比法(2) 卡諾圖對比法567.4 采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)例題講解：試用8選1數(shù)據(jù)選擇器來實現(xiàn)兩變量邏輯函數(shù)FAAB577.4 采用中規(guī)模集成器件實現(xiàn)組

17、合邏輯函數(shù)2、函數(shù)變量數(shù)等于數(shù)據(jù)選擇器地址輸入變量數(shù)處理方法：將所需實現(xiàn)函數(shù)的變量接至數(shù)據(jù)選擇器的地址輸入端，將1或0接至數(shù)據(jù)選擇器相應(yīng)的數(shù)據(jù)輸入端。例題講解：用8選1數(shù)據(jù)選擇器實現(xiàn)三變量函數(shù)FABC587.4 采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)3、函數(shù)變量數(shù)(m)大于數(shù)據(jù)選擇器地址數(shù)(n)處理方法有兩個：其一是將地址變量數(shù)為n的數(shù)據(jù)選擇器擴展為地址變量數(shù)為m的數(shù)據(jù)選擇器，然后再按照第二種情況的處理方法來實現(xiàn)邏輯函數(shù)。其擴展方法參見數(shù)據(jù)選擇器的功能擴展；其二是采用降維圖法。 597.4 采用中規(guī)模集成器件實現(xiàn)組合邏輯函數(shù)卡諾圖中的變量數(shù)稱為該圖的維數(shù)。如果把某些變量也作為卡諾圖小方格內(nèi)的值，則會減少卡諾圖的維數(shù)。這種卡諾圖稱為降維卡諾圖，簡稱降維圖。作為降維圖小方格中值的那些變量稱為記圖變量。例題講解：試用4選1數(shù)據(jù)選擇器實現(xiàn)四變量邏輯函數(shù) F=m(0，1，5，6，7，9，10，14，15)607.5 組合邏輯電路中的冒險現(xiàn)象一、冒險現(xiàn)象