1、精選優質文檔-傾情為你奉上 實驗報告冊 課程名稱： 集成電路版圖設計教程 姓 名： 學 號： 院 系： 專 業： 教 師： 2016 年 5 月 15 日實驗一： OP電路搭建 1、 實驗目的：1.搭建實體電路。2.為畫版圖提供參考。3.方便導入網表。4.熟悉使用cadence。二、實驗原理和內容： 根據所用到的mn管分析各部分的使用方法，簡化為幾個小模塊，其中有兩個差分對管。合理運用匹配規則，不同的MOS管可以通過打孔O來實現相互的連接。三、實驗步驟：1.新建設計庫。在filenewlibrary；在name輸入自己的學號；右邊選擇：attch to；選擇sto2OK。然后在toolslib

2、rary manager下就可看到自己建的庫。2.新建CellView。在filenewCellView；cell欄輸入OP，type選擇layout。3.加器件。進入自己建好的電路圖，選擇快捷鍵I進行調用器件。MOS管，在browse下查找sto2，然后調用出自己需要的器件。4.連線。注意：若線的終點沒有別的電極或者連線，則要雙擊左鍵才能終止畫線。一個節點只能引出3根線。無論線的起點或是終點，光標都應進入紅色電極接電。5.加電源，和地符號。電源Vdd和地Vss的符號在analoglib庫中選擇和調用，然后再進行連線。（可以通過Q鍵來編輯器件屬性，把實驗規定的MOS管的width和length

3、數據輸入，這樣就可以在電路圖的器件符號中顯示出來）6.檢查和保存。命令是check and save。（檢查主要針對電路的連接關系：連線或管腳浮空，總線與單線連接錯誤等）如果有錯和警告，在schematic check中會顯示出錯的原因，可以點擊查看糾正。（畫完后查看完整電路按快捷鍵F，連線一定要盡量節約空間，簡化電路）四、實驗數據和結果：導出電路網表的方法：新建文件OP，fileExportOP（library browser 選NAND2），NAND.cdl，Analog 由于電路圖老師已經給了我們，所以直接調用即可：調用的電路圖如下所示：接著進入下一步：直接進入導入網表步驟：五、實驗總結

4、：1在老師講解后，基本掌握了電路的基本畫法，知道如何建立一個庫，并調用庫里面的器件，然后進行連接。2.通過老師的講解，深刻體會到了本課程在集成電路設計制作中的重要性，畫版圖是最基礎但也是最重要的工作。3.畫版圖時，由于模塊很多，經常容易畫錯，這就要求我們對實驗電路本身有足夠的理解，以及要有清晰的思路和極大的耐心，在本課程學習之后這些方面都有了一定程度的提高。4.在學習畫版圖的過程中，經常會有一些疑問以及錯誤，自己也很難找出來，但是在老師和同學的幫助下，依然能夠完成，因此在之后的生活工作中一定要繼續保持這種多思考、多提問、團結協作的精神勁頭。實驗二：OP的版圖設計1、 實驗目的：1.掌握版圖設計

5、的整體流程。2.掌握版圖設計相關工具的使用。3.掌握版圖設計的技巧和方法。4.熟悉DRC進行檢驗和改錯。5.學會運用LVS來檢查和糾正錯誤。二、實驗原理和內容：相同的MOS管可以通過找公用端（節省面積），并且將其合并，孔要完全重合。實驗中要合理運用電流鏡和差分對管，先畫單個模塊，然后再運用匹配將可以結合的單個的MOS管相匹配。三、實驗步驟：模塊一：在圖中可以發現兩個明顯的學過的MOS管，他們名為電流鏡： 電流鏡作用是：用于分壓的電阻，用于電流比例設定的電阻；調出相對應的各個器件，然后按照布局規則畫出來的版圖對應如下：模塊二：為一組差對分管完全匹配的一對同種MOS晶體管，他們具有相同的電學參數和

6、幾何參數，電路上構成共源結構：電路圖如下參照老師所講的相關匹配規則合理連接，然后畫出來的版圖如下：模塊三：下圖為一些電容和電阻構成整個電路，合理的分工很重要，下圖就是OP所需要的一些器件；畫出來對應的版圖如下：電阻：接著是電容的版圖：模塊四：一些其他的電路部位，匯總下后畫完剩下的部位：對畫好的各個部件進行連接、排版，最終得出來的總版圖如下：四、實驗據和結果：DRC步驟及報錯結果：（1）選擇calibre里的第一個run DRC,如圖所示。然后在彈出的對話框（2）在彈出的界面里，運行DRC步驟應該按照如下進行：第一步：在DRC Run Directory 對應的右邊選擇DRC,然后選擇OK第二步

7、：在彈出的窗口中點擊RUN DRC，等一會兒就會出現結果運行DRC得到如下截圖：通過DRC運行結果可以得出如下結論：版圖布局較好，各部分器件連接較為準確。運行結果無錯。LVS報錯結果如下圖所示：五、 實驗總結：1.  通過這次集成電路版圖設計課程的學習，我已經初步的掌握了Cadence軟件基本操作方法，并能夠獨立的運用該軟件設計版圖，靈活的根據要求繪制版圖，我想這對我今后學習或者工作大有裨益，今后，我要更多的運用該軟件，達到熟練掌握的目的，在我們鍛煉動手能力的同時，學到更多的有關專業知識。2.這次版圖設計我做的是OP電路的搭建。在我做集成電路版圖設計過程中的困難之一是分不清楚集成器件

8、的工藝層次結構。第一次使用Cadence軟件設計版圖設計的過程中，對于我來說工藝部分的尺寸調節以及各個部分的排版搭建這個環節是我遇到的最大困難。不過在后來的摸索中我熟悉使用了它的一些調節規則。讓我在之后的畫圖中更加游刃有余。3.在做集成電路版圖設計的過程中，我覺得先熟悉整個電路的連接以及提前設計好畫圖的過程步驟可以提高版圖制作效率。在設計出電路的前提下，熟悉設計規則后，在編輯界面上先依據設計規則大概繪制出版圖結構，進行DRC仿真后再依次改正錯誤。我覺得這個調節對于整個版圖的最終完成會有事半功倍的效果。  4.在整個版圖的制作過程中，。有很多常用的基礎知識需要我們掌握，如一些特定的參數符號