1、*1 .簡述嵌入式的定義以應用為中心、以計算機技術為基礎，軟件硬件可裁剪，適應應用系統對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統。2 .舉例說明嵌入式系統的“嵌入性”、“專用性”、“計算機系統”的基本特征。按照嵌入式系統的定義，嵌入式系統有3個基本特點，即“嵌入性”、“專用性”與“計算機”。“嵌入性”由早期微型機時代的嵌入式計算機應用而來，專指計算機嵌入到對象體系中，實現對象體系的智能控制。當嵌入式系統變成一個獨立應用產品時，可將嵌入性理解為內部嵌有微處理器或計算機。“計算機”是對象系統智能化控制的根本保證。隨著單片機向MCUSoC發展，片內計算機外圍電路、接口電路、控制單元日益

2、增多，“專用計算機系統”演變成為“內含微處理器”的現代電子系統。與傳統的電子系統相比較，現代電子系統由于內含微處理器，能實現對象系統的計算機智能化控制能力。“專用性”是指在滿足對象控制要求及環境要求下的軟硬件裁剪性。嵌入式系統的軟、硬件配置必須依據嵌入對象的要求，設計成專用的嵌入式應用系統。3 .簡述嵌入式系統發展各階段的特點。(1)無操作系統階段：使用簡便、價格低廉；(2)簡單操作系統階段：初步具有了一定的兼容性和擴展性，內核精巧且效率高，大大縮短了開發周期，提高了開發效率。(3)實時操作系統階段：系統能夠運行在各種不同類型的微處理器上，具備了文件和目錄管理、設備管理、多任務、網絡、圖形用戶

3、界面GraphicUserInterface,GUI)等功能，并提供了大量的應用程序接口ApplicationProgrammingInterface,API),從而使應用軟件的開發變得更加簡單。(4)面向Internet階段：進入21世紀，Internet技術與信息家電、工業控制技術等的結合日益緊密，嵌入式技術與Internet技術的結合正在推動著嵌入式系統的飛速發展4 .簡述嵌入式系統的發展趨勢。(1)新的微處理器層出不窮，精簡系統內核，優化關鍵算法，降低功耗和軟硬件成本。(2)Linux、WindowsCE、PalmOS等嵌入式操作系統迅速發展。(3)嵌入式系統的開發成了一項系統工程，開

4、發廠商不僅要提供嵌入式軟硬件系統本身，同時還要提供強大的硬件開發工具和軟件支持包。5 .簡述SOG口IP核的區別。SOC是指在單芯片上集成數字信號處理器、微控制器、存儲器、數據轉換器、接口電路等電路模塊，可以直接實現信號采集、轉換、存儲、處理等功能。IP核是指具有知識產權的、功能具體、接口規范、可在多個集成電路設計中重復使用的功能模塊，是實現系統芯片(SOC)的基本構件。6 .簡述嵌入式計算機系統硬件層的組成和功能。硬件層中包含嵌入式微處理器、存儲器(SDRAM、ROM、Flash等)、通用設備接口和I/O接口(A/D、D/A、I/O等)。(1)嵌入式微處理器是嵌入式系統硬件層的核心，嵌入式微

5、處理器將通用CPU中許多由板卡完成的任務集成到芯片內部，從而有利于系統設計趨于小型化、高效率和高可靠性(2)嵌入式系統的存儲器包含Cache、主存儲器和輔助存儲器，用來存放和執行代碼。(3)與外界交互所需要的通用設備接口7 .簡述cache的功能與分類。(1) Cache是一種位于主存儲器和嵌入式微處理器內核之間的快速存儲器陣列，存放的是最近一段時間微處理器使用最多的程序代碼和數據。在需要進行數據讀取操作時，微處理器盡可能的從Cache中讀取數據，而不是從主存中讀取，減小存儲器(如主存和輔助存儲器)給微處理器內核造成的存儲器訪問瓶頸，提高微處理器和主存之間的數據傳輸速率，使處理速度更快，實時性

6、更強(2) Cache一般集成在嵌入式微處理器內，可分為數據Cache、指令Cache或混合Cache,Cache的存儲容量大小依不同處理器而定。8 .簡述嵌入式計算機系統中間層的組成和功能。中間層也稱為硬件抽象層(HardwareAbstractLayer,HAL)或板級支持包(BoardSupportPackage,BSP),位于硬件層和軟件層之間，將系統上層軟件與底層硬件分離開來。BSP作為上層軟件與硬件平臺之間的接口，需要為操作系統提供操作和控制具體硬件的方法。不同的操作系統具有各自的軟件層次結構，BSP需要為不同的操作系統提供特定的硬件接口形式。BSP使上層軟件開發人員無需關心底層硬

7、件的具體情況，根據BSP層提供的接口即可進行開發。BSP是一個介于操作系統和底層硬件之間的軟件層次，包括了系統中大部分與硬件聯系緊密的軟件模塊。BSP一般包含相關底層硬件的初始化、數據的輸入/輸出操作和硬件設備的配置等功能。9 .簡述嵌入式計算機系統系統軟件層的組成和功能。系統軟件層通常包含有實時多任務操作系統(Real-timeOperationSystem,RTOS)、文件系統、圖形用戶接口(GraphicUserInterface,GUI)、網絡系統及通用組件模塊組成。(1)嵌入式操作系統(EmbeddedOperatingSystem,EOS)EOS負責嵌入式系統的軟件、硬件的資源分配

8、、任務調度，控制協調。(2)文件系統嵌入式文件系統與通用操作系統的文件系統不完全相同，主要提供文件存儲、檢索和更新等功能，一般不提供保護和加密等安全機制。(3)圖形用戶接口(GUI)GUI使用戶可以通過窗口、菜單、按鍵等方式來方便地操作計算機或者嵌入式系統。10 .簡述RTOS的定義與特點。RTOS是指能夠在指定或者確定的時間內完成系統功能和對外部或內部、同步或異步時間做出響應的系統，系統能夠處理和存儲控制系統所需要的大量數據。特點：(1)約束性RTOS任務的約束包括時間約束、資源約束、執行順序約束和性能約束。(2)可預測性可預測性是指RTOS完成實時任務所需要的執行時間應是可知的。(3)可靠

9、性(4)交互性11 .常用的RTOS調度技術有哪些？各有什么特點？(1)搶占式調度和非搶占式調度搶占式調度通常是優先級驅動的調度。每個任務都有優先級，任何時候具有最高優先級且已啟動的任務先執行。搶占式調度實時性好、反應快，調度算法相對簡單，可優先保證高優先級任務的時間約束，其缺點是上下文切換多。而非搶占式調度是指不允許任務在執行期間被中斷，任務一旦占用微處理器就必須執行完畢或自愿放棄，其優點是上下文切換少，缺點是微處理器有效資源利用率低，可調度性不好。(2)靜態表驅動策略和優先級驅動策略靜態表驅動策略是一種離線調度策略，指在系統運行前根據各任務的時間約束及關聯關系，采用某種搜索策略生成一張運行

10、時刻表。在系統運行時，調度器只需根據這張時刻表啟動相應的任務即可。優先級驅動策略指按照任務優先級的高低確定任務的執行順序。優先級驅動策略又分為靜態優先級調度策略和動態優先級調度策略。靜態優先級調度是指任務的優先級分配好之后，在任務的運行過程中，優先級不會發生改變。靜態優先級調度又稱為固定優先級調度。動態優先級調度是指任務的優先級可以隨著時間或系統狀態的變化而發生變化。12 .馮諾依曼結構與哈佛結構各有什么特點？(1)哈佛結構的主要特點是將程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問。（2）馮諾依曼結構的計算機由CPU和存儲器構成

11、，其程序和數據共用一個存儲空間，程序指令存儲地址和數據存儲地址指向同一個存儲器的不同物理位置；采用單一的地址及數據總線，程序指令和數據的寬度相同。程序計數器（PC）是CPU內部指示指令和數據的存儲位置的寄存器13 .RISC架構與CISC架構相比有什么優點？復雜指令集計算機（ComplexInstructionSetComputer,CISC）;精簡指令集計算機（ReducedInstructionSetComputer,RISC）RISC優點：（1）結構更加簡單合理，從而提高運算效率；（2）優先選取使用頻率最高的、很有用但不復雜的指令，避免使用復雜指令；（3）固定指令長度，減少指令格式和尋址

12、方式種類；（4）指令之間各字段的劃分比較一致，各字段的功能也比較規整；（5）采用Load/Store指令訪問存儲器，其余指令的操作都在寄存器之間進行；（6）增加CPU中通用寄存器數量，算術邏輯運算指令的操作數都在通用寄存器中存取；（7）大部分指令控制在一個或小于一個機器周期內完成；（8）以硬布線控制邏輯為主，不用或少用微碼控制；（9）采用高級語言編程，重視編譯優化工作，以減少程序執行時間。14 .簡述流水線技術的基本概念。流水線技術的基本概念是將一個重復的時序分解成若干個子過程，而每一個子過程都可有效地在其專用功能段上與其他子過程同時執行。15 .試說明指令流水線的執行過程。在流水線技術中，流

13、水線要求可分成若干相互聯系的子過程，實現子過程的功能所需時間盡可能相等。形成流水處理，需要一段準備時間。指令流發生不能順序執行時，會使流水線過程中斷，再形成流水線過程則需要時間。（執行、取操作數、指令譯碼、取指令）16 .大端存儲法與小端存儲法有什么不同？對存儲數據有什么要求與影響？小端：較高的有效字節存放在較高的的存儲器地址，較低的有效字節存放在較低的存儲器地址。大端：較高的有效字節存放在較低的存儲器地址，較低的有效字節存放在較高的存儲器地址。第二章1、ARM微處理器的特點A體積小、低功耗、低成本、高性能；B支持Thumb（16位）/ARM（犯位）雙指令集，能很好地兼容8位/16位器件;C大

14、量使用寄存器，指令執行速度更快；D大多數數據操作都在寄存器中完成；E尋址方式靈活簡單、執行效率高。2、畫出ARM體系結構方框圖，并說明各部分功能（23）ALE；城址奇召需地址寄與署郎|12黑奇存潺停憂若寄春）£1扁抄制-DBirRQltBREAKPTI-DDGACK指導詳碼相型世控制*ECKK-'nfcXLCISVNC-叫3:0|<-APEMC1K*nWAlT谷oRWMAS1:0-*oIRQ-nFIQnRESETABORT-*NTRANSnMRREQ*nOPCSEQ*LOCK-*ftCPT,lme-cp&一nM4心TRE*TH仃32'JAI.UD3J：0

15、圖2.1ARM體系結構方框圖1. ALUARM體系結構的ALU與常用的ALU邏輯結構基本相同，由兩個操作數鎖存器、加法器、邏輯功能、結果及零檢測邏輯構成。ALU的最小數據通路周期包含寄存器讀時間、移位器延遲、ALU延遲、寄存器寫建立時間、雙相時鐘間非重疊時間等幾部分。2. 桶形移位寄存器ARM采用了32X32位桶形移位寄存器，左移/右移n位、環移n位和算術右移n位等都可以一次完成，可以有效的減少移位的延遲時間。在桶形移位寄存器中，所有的輸入端通過交叉開關（Crossbar）與所有的輸出端相連。交叉開關采用NMOS晶體管來實現。3. tWj速乘法器ARM為了提高運算速度，采用兩位乘法的方法，2位

16、乘法可根據乘數的2位來實現“加-移位”運算。ARM的高速乘法器采用32X8位的結構，完成32X2位乘法也只需5個時鐘周期4.浮點部件在ARM體系結構中，浮點部件作為選件可根據需要選用，FPA10浮點加速器以協處理器方式與ARM相連，并通過協處理器指令的解釋來執行。浮點的Load/Store指令使用頻度要達到67%,故FPA10內部也采用Load/Store結構，有8個80位浮點寄存器組，指令執行也采用流水線結構。5 .控制器ARM的控制器采用硬接線的可編程邏輯陣列PLA,其輸入端有14根、輸出端有40根，分散控制Load/Store多路、乘法器、協處理器以及地址、寄存器ALU和移位器。6 .寄

17、存器ARM內含37個寄存器，包括31個通用32位寄存器和6個狀態寄存器7、分析ARM11勺內核2構（P26）8、分析cortex-M4處理器內部結構（P33）14、ARM散處理器支持哪幾種運行模式？各運行模式有什么特點？答：1）用戶模式：ARM處理器正常程序執行模式；2）快速中斷模式：用于高速數據傳輸或通道處理；3）外部中斷模式：用于通用的中斷處理；4）管理模式：操作系統使用的保護模式；5）數據訪問終止模式：當數據或指令預取終止時進入該模式，可用于虛擬存儲及存儲保護；6）系統模式：運行具有特權的操作系統任務；7）未定義指令中止模式：當未定義的指令執行時進入該模式，可用于支持硬件協處理器的軟件仿

18、真。15、RM微處理器有哪幾種工作狀態？各工作狀態有什么特點答：ARM處理器有32位ARM和16位Thumb兩種工作狀態。在32位ARM狀態下執行字對齊的ARM指在16位Thumb狀態下執行半字對齊的Thumb指令。16、試分析ARM寄存器組織結構圖，并說明寄存器分組與功能。答：1.通用寄存器通用寄存器（R0R15）可分成不分組寄存器R0R7、分組寄存器R8R14和程序計數器R15三類。（1）不分組寄存器R0R7不分組寄存器R0R7是真正的通用寄存器，可以工作在所有的處理器模式下，沒有隱含的特殊用途。（2）分組寄存器R8R14分組寄存器R8R14取決于當前的處理器模式，每種模式有專用的分組寄存

19、器用于快速異常處理（3）程序計數器R15讀程序計數器：讀PC主要用于快速地對臨近的指令和數據進行位置無關尋址，包括程序中的位置無關轉移。寫程序計數器：寫R15的通常結果是將寫到R15中的值作為指令地址，并以此地址發生轉移。2程序狀態寄存器寄存器R16用作程序狀態寄存器CPSR（當前程序狀態寄存器）。在所有處理器模式下都可以訪問CPSR。17、簡述程序狀態寄存器的位功能（1）條件碼標志N、Z、C、V（Negative>Zero、Carry、overflow）均為條件碼標志位（ConditionCodeFlags）,它們的內容可被算術或邏輯運算的結果所改變，并且可以決定某條指令是否被執行。C

20、PSR中的條件碼標志可由大多數指令檢測以決定指令是否執行。在ARM狀態下，絕大多數的指令都是有條件執行的。在Thumb狀態下，僅有分支指令是有條件執行的。通常條件碼標志通過執行比較指令（CMN、CMP、TEQ、TST）、一些算術運算、邏輯運算和傳送指令進行修改。條件碼標志的通常含義如下： N:如果結果是帶符號二進制補碼，那么，若結果為負數，則N=1;若結果為正數或0,則N=0。 Z:若指令的結果為0,則置1（通常表示比較的結果為相等”），否則置0。C:可用如下4種方法之一設置：- 加法（包括比較指令CMN）。若加法產生進位（即無符號溢出），則C置1;否則置0。- 減法（包括比較指令CMP）。若

21、減法產生借位（即無符號溢出），則C置0;否則置1。- -對于結合移位操作的非加法/減法指令，C置為移出值的最后1位。- -對于其他非加法/減法指令，C通常不改變。V:可用如下兩種方法設置，即-對于加法或減法指令，當發生帶符號溢出時，V置1,認為操作數和結果是補碼形式的帶符號整數。對于非加法/減法指令，V通常不改變。（3）控制位程序狀態寄存器PSR（ProgramStatusRegister）的最低8位I、F、T和M4：0用作控制位。當異常出現時改變控制位。處理器在特權模式下時也可由軟件改變。a.中斷禁止位I:置1,則禁止IRQ中斷；F:置1,則禁止FIQ中斷。b.T位T=0指示ARM執行；T=

22、1指示Thumb執行。c.模式控制位M4、M3、M2、Ml和M0（M4:0）是模式位，決定處理器的工作模式。20、ARM體系結構支持幾種類型的異常，并說明其異常處理模式和優先級狀態？答，支持7種類型的異常異常處理過程：（進入異常）PC-LR,CPRSfSPSR,設置CPSR的運行模式位，跳轉到相應的異常處理程序，（異常返回）LR-PC,SPSRfCPSR,若在進入異常處理時設置中斷禁止位，要在此清楚，復位異常處理程序不需要返回。Reset數據中指快速中斷請求（FIQ）中斷請求（IRQ）指令預取中止未定義指令和軟件中止。、21、簡述異常類型的含義（1）復位當處理器的復位電平有效時，產生復位異常，

23、ARM處理器立刻停止執行當前指令。復位后，ARM處理器在禁止中斷的管理模式下，程序跳轉到復位異常處理程序處執行（從地址0x00000000或0XFFFF0000開始執行指令）。（2）未定義指令異常當ARM處理器或協處理器遇到不能處理的指令時，產生未定義指令異常。當ARM處理器執行協處理器指令時，它必須等待任一外部協處理器應答后，才能真正執行這條指令。若協處理器沒有響應，就會出現未定義指令異常。若試圖執行未定義的指令，也會出現未定義指令異常。未定義指令異常可用于在沒有物理協處理器（硬件）的系統上，對協處理器進行軟件仿真，或在軟件仿真時進行指令擴展。（3）軟件中斷異常（SoftWareInterr

24、upt,SWI）軟件中斷異常由執行SWI指令產生，可使用該異常機制實現系統功能調用，用于用戶模式下的程序調用特權操作指令，以請求特定的管理（操作系統）函數。（4）指令預取中止若處理器預取指令的地址不存在，或該地址不允許當前指令訪問，存儲器會向處理器發出存儲器中止（Abort）信號，但當預取的指令被執行時，才會產生指令預取中止異常。（5）數據中止（數據訪問存儲器中止）若處理器數據訪問指令的地址不存在，或該地址不允許當前指令訪問時，產生數據中止異常。存儲器系統發出存儲器中止信號。響應數據訪問（加載或存儲）激活中止，標記數據為無效。在后面的任何指令或異常改變CPU狀態之前，數據中止異常發生。（6）外

25、部中斷請求（IRQ）異常當處理器的外部中斷請求引腳有效，且CPSR中的I位為0時，產生IRQ異常。系統的外設可通過該異常請求中斷服務。IRQ異常的優先級比FIQ異常的低。當進入FIQ處理時，會屏蔽掉IRQ異常。（7）快速中斷請求（FIQ）異常當處理器的快速中斷請求引腳有效，且CPSR中的F位為0時，產生FIQ異常。FIQ支持數據傳送和通道處理，并有足夠的私有寄存器。22、簡述ARM微處理器處理異常的操作過程1、將下一條指令的地址存入相應連接寄存器LR,以便程序在處理異常返回時能從正確的位置重新開始執行。若異常是從ARM狀態進入，LR寄存器中保存的是下一條指令的地址（當前PC+4或PC+8,與異

26、常的類型有關）；若異常是從Thumb狀態進入，則在LR寄存器中保存當前PC的偏移量，這樣，異常處理程序就不需要確定異常是從何種狀態進入的。例如：在軟件中斷異常SWI,指令MOVPC,R14_svc總是返回到下一條指令，不管SWI是在ARM狀態執行，還是在Thumb狀態執行。2、將CPSR復制到相應的SPSR中。3、根據異常類型，強制設置CPSR的運行模式位。4、強制PC從相關的異常向量地址取下一條指令執行，從而跳轉到相應的異常處理程序處。24、說明存儲器映射I/O的特點。I/O口使用特定的存儲器地址，當從這些地址加載（用于輸入）或向這些地址存儲（用于輸出）時，完成I/O功能。加載和存儲也可用于

27、執行控制功能，代替或者附加到正常的輸入或輸出功能。然而，存儲器映射I/O位置的行為通常不同于對一個正常存儲器位置所期望的行為。例如，從一個正常存儲器位置兩次連續的加載，每次返回的值相同。而對于存儲器映射I/O位置，第2次加載的返回值可以不同于第1次加載的返回值43 、簡述ARMAMBA接口結構與功能。AMBA有AHB（AdvancedHigh-performanceBus,先進高性能總線）、ASB（AdvancedSystemBus,先進系統總線）和APB（AdvancedPeripheralBus,先進外圍總線）等三類總線。ASB是目前ARM常用的系統總線，用來連接高性能系統模塊，支持突發（

28、Burst）方式數據傳送。AHB不但支持突發方式的數據傳送，還支持分離式總線事務處理，以進一步提高總線的利用效率。特別在高性能的ARM架構系統中，AHB有逐步取代ASB的趨勢，例如在ARM1020E處理器核中。APB為外圍宏單元提供了簡單的接口，也可以把APB看作ASB的余部。AMBA通過測試接口控制器TIC（TestInterfaceController）提供了模塊測試的途徑，允許外部測試者作為ASB總線的主設備來分別測試AMBA上的各個模塊。AMBA中的宏單元也可以通過JTAG方式進行測試。雖然AMBA的測試方式通用性稍差些，但其通過并行口的測試比JTAG的測試代價也要低些。44 .簡述A

29、RMJTAG調試接口結構、電路與功能。ARMJTAG調試接口的結構如圖2.7.2所示。它由測試訪問端口TAP（TestAccessPort）控制器、旁路（Bypass）寄存器、指令寄存器、數據寄存器以及與JTAG接口兼容的ARM架構處理器組成。處理器的每個引腳都有一個移位寄存單元（邊界掃描單元（BSC,BoundaryScanCell）,它將JTAG電路與處理器核邏輯電路聯系起來，同時，隔離了處理器核邏輯電路與芯片引腳。所有邊界掃描單元構成了邊界掃描寄存器BSR,該寄存器電路僅在進行JTAG測試時有效，在處理器核正常工作時無效。（1） JTAG的控制寄存器測試訪問端口TAP控制器對嵌入在ARM

30、處理器核內部的測試功能電路進行訪問控制，是一個同步狀態機。通過測試模式選擇TMS和時鐘信號TCK來控制其狀態轉移，實現IEEE1149.1標準所確定的測試邏輯電路的工作時序。指令寄存器是串行移位寄存器，通過它可以串行輸入執行各種操作的指令。數據寄存器組是一組串行移位寄存器。操作指令被串行裝入由當前指令所選擇的數據寄存器，隨著操作的進行，測試結果被串行移出TDITCKTRST*寄存器TOO圖272TTAG輸式接口示意圖第三章2簡述S3c2410用儲器控制器的特性。特性： 支持小/大端(通過軟件選擇)。 地址空間：每個bank有128MB(總共有8個bank,共1GB)。 除bank0只能是16/

31、32位寬之外，其他bank都具有可編程的訪問位寬(8/16/32位)。 總共有8個存儲器bank(bank。bank7)：一其中6個用于ROM,SRAM等；一乘U下2個用于ROM,SRAM,SDRAM等。 7個固定的存儲器bank(bank。bank6)起始地址。 最后一個bank(bank7)的起始地址是可調整的。 最后兩個bank(bank6和bank7)的大小是可編程的。 所有存儲器bank的訪問周期都是可編程的。 總線訪問周期可以通過插入外部等待來擴展。 支持SDRAM的自刷新和掉電模式。3畫出S3c2410AM位后的存儲器映射圖，并分析不同存儲器的地址范圍。(P69-70)S3c24

32、10A復位后，存儲器的映射情況如圖3.2.1所示，bank6和bank7對應不同大小存儲器時的地址范圍參見表3.2.1。不使用NANDRd錨作為啟動ROM使用NANDFlash作為啟動ROM注意；SROM表示是ROM或SRAM類型的存儲器;SF咫鼾掰功能寄存器。圖321S3c2410A復位后的存儲器日期寸表321bankAddress2MB4MB8MB15MB32MB64MBMBBank6Startaddress0x3000.00000x3000OQQO0x300000000x300000000x300000000k30000000Ox3DOa_MQOEnd0x301Qi(303fJfffQx

33、3O7f_ffff01c33ff_ffflBank7StartaddressOk3O2Q_OOOQQk3(MO_OOOQQ)(3060_QO000x3100/0000*3200-00000x34QQ_000Q0x350Q_00a0EndaddressOx3D3f_ffffOx3O7fm0x30fl卅Ox31fffflfCl心7fTfflfOx3fff曲注；bwk6和bank7必須具有相同的存儲器大小,4試分析復位電路的工作過程。工作過程：在系統上電時，通過電阻R108向電容C162充電，當C162兩端的電壓未達到高電平的門限電壓時，RESET端輸出為高電平，系統處于復位狀態；當C162兩端的電

34、壓達到高電平的門限電壓時，RESET端輸出為低電平，系統進入正常工作狀態。當用戶按下按鈕RESET時，C162兩端的電荷被放掉，RESET端輸出為高電平，系統進入復位狀態，再重復以上的充電過程，系統進入正常工作狀態。6簡述S3c2410A寸鐘電路的特點特點：產生CPU所需的FCLK時鐘信號AHB總線外圍設備所需的HCLK時鐘信號，以及APB總線外圍設備所需的PCLK時鐘信號。微處理器的主時鐘可以由外部時鐘源提供,也可以由外部振蕩器提供。 OM3:2=00時，MPLL和UPLL的時鐘均選擇外部晶體振蕩器； OM3:2=0l時，MPLL的時鐘選擇外部晶體振蕩器；UPLL選擇外部時鐘源 OM3:2=

35、10時，MPLL的時鐘選擇外部時鐘源；UPLL選擇外部晶體振蕩器； OM3:2=11時，MPLL和UPLL的時鐘均選擇外部時鐘源。7S3C2410A的電源管理模塊具有哪幾種工作模式？各有什么特點？正常模式：在這個模式，由于所有外圍設備都處于開啟狀態，因此功耗達到最大。若不需要定時器，那么用戶可以斷開定時器的時鐘，以降低功耗慢速模式：稱無PLL模式，在慢速模式不使用PLL,而使用外部時鐘（XTIPLL或EXTCLK）直接作為S3C2410A中的FCLK。在這種模式下，功耗大小僅取決外部時鐘的頻率，功耗與PLL無關。空閑模式：電源管理模塊只斷開CPU內核的時鐘（FCLK）,但仍為所有其他外圍設備提

36、供時鐘。空閑模式降低了由CPU內核產生的功耗。任何中斷請求可以從空閑模式喚醒CPU。掉電模式：電源管理模塊斷開內部電源。除喚醒邏輯以外，CPU和內部邏輯都不會產生功耗。激活掉電模式需要兩個獨立的電源，一個電源為喚醒邏輯供電；另一個為包括CPU在內的其他內部邏輯供電，并且這個電源開/關可以控制。在掉電模式下，為CPU和內部邏輯供電的第二個電源將關斷。通過EINT15:0或RTC報警中斷可以從掉電模式喚醒S3c2410A。13S3c2410A與配置I/O口相關的寄存器有哪些？各自具有什么功能?表3.5.5審斷控制器的轉凍等存器地址描述_復位值SRCPND0X4A000000RW中斷源掛起寄存器，為

37、。時，無巾斷請求；當有中斷產生，相應位置所有來自中斷源的中斷請求首先被登記到中斷源掛起寄存器中0x00000000INTMOD0X4A000004RW中斷模式寄仔器上0=IRQ模式，1=FIQ模式土多個IRQ中斷的仲裁過程在優先級寄存器進行.0x00000000INTMSKOX4AOO0008RW中斷屏蔽寄存器上0=允許中斷，1二屏蔽中斷心中斷屏蔽寄存器的主要功能是屏蔽相應中斷的請求，即使中斷掛起寄存器的相應位已經置L也就是說已經有相應的巾斷請求發生了但是如果此時中斷屏敞寄存器的相應位置1,則中斷控制器將屏蔽該中斷請求CPU不會響應該中斷OxFFFFFFFFPRIORITYOx4AOOOOOC

38、RWIRQ中斷優先級控制寄存器0x7FINTPXD0X4A000010RW中斷狀態寸豚寄存器；。=該中斷沒有請求，1=該巾斷源發出中斷請求0x00000000INTOFFSET0X4A000014R中斷偏移寄存器，指HIRQ巾斷源0x00000000SUBSRCPND0X4A000018RW子中斷源狀態寄存器，指不中斷請求的狀態.0二該中斷沒有請求，1=該中斷源發出巾斷請求0x000000001NTSUBMSK0X4A00001CRW定義哪幾個中斷源屏蔽.0=中斷服務允許，1=中斷服務屏蔽0x7FF15簡述AR底統中的中斷處理過程。處理過程：（1）保存現場。（2）模式切換。（3）獲取中斷服務子

39、程序地址。（4）多個中斷請求處理。（5）中斷返回，恢復現場。17試按功能對S3c2410A勺中斷源進行分類3.5.1S3C2410A的中斷源中斷源描述仲裁器分組INTADCADCEOC和觸摸中斷(INT_ADC/INT_TC)ARB5.T_RTCRTC報警中斷ARB5IntspiiSP11中斷ARB5INTUARTOUART。中斷（故障、接收和發送）ARB5INTIICFC中斷ARB4VINT_USBHUSB主設備中斷ARB4INT_USBUSB從設備中斷ARB4保留保留ARB4EsTUARTlUART1中斷（故障、接收和發送）ARB41NTSP10SPIO中斷ARB4INTSDISDI中斷A

40、RB3INTDMA3DMA通道？中斷ARB3INTDMA2DMA通道2中斷ARB3INT_DMA1DMA通道1中斷ARB3INT_DMA0DMA通道。巾斷ARB3INT_LCDLCD中斷ARB3INT_UART2UART2中斷(故障f接j攵和發送)ARB2INT|_TIMER4定時器4中斷ARB2定時器3中斷定時器2中斷ARB2ARB2INT_TIMER1定時器1中斷ARB2INTTIMERO定時器0中斷ARB2INT_WDT看門狗定時器中斷ARB1INT_TICKRTC時鐘滴答中斷ARB1電源故障中斷ARB1保留保留ARB1EINT8_23外部中斷823ARB1EINT47外部中斷47ARB

41、1EINT3外部中斷3ARB0ELNT2外部中斷2ARB0EINTI外部中斷1ARB0EINTO外部中斷0ARB019簡述采用DM防式進行數據傳輸的過程。過程：(1)外設向DMA控制器發出DMA請求。(2) DMA控制器向CPU發出總線請求信號。(3) CPU執行完現行的總線周期后，向DMA控制器發出響應請求的回答信號。(4) CPU將控制總線、地址總線及數據總線讓出，由DMA控制器進行控制。(5) DMA控制器向外部設備發出DMA請求回答信號。(6) 進行DMA傳送。(7) 數據傳送完畢，DMA控制器通過中斷請求線發出中斷信號。CPU在接收到中斷信號后，轉人中斷處理程序進行后續處理。(8)

42、中斷處理結束后，CPU返回到被中斷的程序繼續執行。CPU重新獲得總線控制權。20簡述S3c2410A勺DM族制器功能。S3C2410A有4個DMA控制器。每個DMA控制器可以處理以下4種情況：(9) 源和目的都在系統總線上；(10) 在系統總線上，目的在外圍總線上；(11) 在外圍總線上，目的在系統總線上；(12) 和目的都在外圍總線上。S3C2410A每個DMA通道有9個控制寄存器，4個通道共有36個寄存器。每個DMA通道的9個控制寄存器中有6個用于控制DMA傳輸，另外3個用于監控DMA控制器的狀態。21S3c2410A的DMAS道有幾個控制寄存器？各自具有什么功能?（1） DMA初始化源寄

43、存器（DISRC）DMA初始化源寄存器（DISRC）用于存放要傳輸的源數據的起始地址。（2） DMA初始化源控制寄存器（DISRCC）DMA初始化源控制寄存器（DISRCC）用于控制源數據在AHB總線還是APB總線上并控制地址增長方式3） DMA初始化目標地址寄存器（DIDST）,DMA初始化目標地址寄存器（DIDST）用于存放傳輸目標的起始地址。（4） DMA初始化目標控制寄存器（DIDSTC）DMA初始化目標控制寄存器（DIDSTC）用于控制目標位于AHB總線還是APB總線上,并控制地址增長方式。（5） DMA控制寄存器（DCON）有4個DMA控制寄存器（DCON）（DCON0DCON3）

44、（6） DMA狀態寄存器（DSTAT）DMA狀態寄存器（DSTAT）保存DMA0DMA3計數寄存器狀態。（7） DMA當前源寄存器（DCSRC）DMA當前源寄存器（DCSRC）用于保存DMAn的當前源地址。n的當前目標地址。（8） DMA當前目標寄存器（DCDST）DMA當前目標寄存器（DCDST）用于保存DMAn的當前目標地址。（9） DMA屏蔽觸發寄存器（DMASKTRIG）DMA屏蔽觸發寄存器（DMASKTRIG）控制DMA0DMA3觸發狀態。第四章1、簡述存儲器系統層次結構及特點層次結構：組成為6個層次的金字塔形的層次結構，更小.更快.更貴的存健沒備/寄存零/忠片內的一/高速報存芯片外

45、的高速譙界CPU寄存黑保存來自cache的字芯片內的保存收fl芯片外cache的cache打芯片外的皿麻保存取自生存網盤上的cache行理大，更便宜的存贛議篙左存楠器(Flash，PROM.泥FROM.E2PR0M外都不砧器光盤，CF舉生存儲器保存取自外部存赭悔上的文仲外部存儲器保存取自遠程二鰥存儲（分布式文件系建,Web近W.日存林匕的文上特點：上面一層的存儲器作為下一層存儲器的高速緩存。2、簡述cache的分類與功能Cache可以分為統一cache和獨立的數據/程序cache。在一個存儲系統中，指令預取時和數據讀寫時使用同一個cache,這時稱系統使用統一的cache。如果在一個存儲系統中

46、，指令預取時使用的一個cache,數據讀寫時使用的另一個cache,各自是獨立的，這時稱系統使用了獨立的cache,用于指令預取的cache稱為指令cache,用于數據讀寫的cache稱為數據cache。3、簡述MMU勺功能。功能：(1)虛擬存儲空間到物理存儲空間的映射。采用了頁式虛擬存儲管理，它把虛擬地址空間分成一個個固定大小的塊，每一塊稱為一頁，把物理內存的地址空間也分成同樣大小的頁。MMU實現的就是從虛擬地址到物理地址的轉換。(2)存儲器訪問權限的控制。(3)設置虛擬存儲空間的緩沖的特性。4、簡述內存映射概念。MMU(MemoryManageUnit,存儲管理單元)在CPU和物理內存之間

47、進行地址轉換，將地址從邏輯空間映射到物理空間，這個轉換過程一般稱為內存映射。5、簡述嵌入式系統內存段、大頁、小頁、極小頁、域的含義。段(section)大小為1MB的內存塊；大頁(LargePages)大小為64KB的內存塊；小頁(SmallPageS)大小為4KB的內存塊；極小頁(TinyPages)大小為1KB的內存塊。極小頁只能以1KB大小為單位不能再細分，而大頁和小頁有些情況下可以在進一步的劃分，大頁可以分成大小為16KB的子頁，小頁可以分成大小為1KB的子頁。MMU中的域指的是一些段、大頁或者小頁的集合。每個域的訪問控制特性都是由芯片內部的寄存器中的相應控制位來控制的。例如在ARM嵌

48、入式系統中，每個域的訪問控制特性都是由CP15中的寄存器C3中的兩位來控制的。6、簡述在嵌入式系統中I/O操作被映射成存儲器操作的含義。I/O操作通常被映射成存儲器操作，即輸入/輸出是通過存儲器映射的可尋址外圍寄存器和中斷輸入的組合來實現的。I/O的輸出操作可通過存儲器寫入操作實現；I/O的輸入操作可通過存儲器讀取操作實現。這些存儲器映射的I/O空間不滿足cache所要求的特性，不能使用cache技術，一些嵌入式系統使用存儲器直接訪問(DMA)實現快速存儲。7、簡述嵌入式系統存儲設備的分類。存儲器：1.按在系統中的地位分類，可分為主存儲器(MainMemory簡稱內存或主存)和輔助存儲器(Au

49、xiliaryMemory,SecondaryMemory,簡稱輔存或外存)。2.按存儲介質分類，可分為磁存儲器(MagneticMemory),半導體存儲器、光存儲器(OpticalMemory)及激光光盤存儲器(LaserOpticalDisk)。3.按信息存取方式分類，分為隨機存取存儲器(RandomAccessMemory,RAM)和只讀存儲器(ReadOnlyMemory,ROM)。8、簡述存儲器的組織和結構。存儲器的容量是描述存儲器的最基本參數。存儲器的表示并不唯一，有不同表示方法，每種有不同的數據寬度。在存儲器內部，數據是存放在二維陣列存儲單元中。陣列以二維的形式存儲，給出的n位

50、地址被分成行地址和列地址（n=r十c）。嵌入式存儲器通常由ROM、RAM、EPROM等組成，一般采用存儲密度較大的存儲器芯片，存儲容量與應用的軟件大小相匹配。10、簡述NORFlash與NANDFlash的區別區別：1、NORFlash把整個存儲區分成若干個扇區（Sector）,而NANDFlash把整個存儲區分成若干個塊（Block）,可以對以塊或扇區為單位的內存單元進行擦寫和再編程。2、NANDFlash執行擦除操作是十分簡單的，而NOR型內存則要求在進行擦除前先要將目標塊內所有的位都寫為0。3、由于擦除NORFlash時是以64128KB為單位的塊進行的，執行一個寫入/擦除操作的時間為5

51、s,與此相反，擦除NANDFlash是以832KB的塊進行的，執行相同的操作最多只需要4ms。4、NORFlash的讀速度比NANDFlash稍快一些，NANDFlash的寫入速度比NORFlash快很多。NANDFlash的隨機讀取能力差，適合大量數據的連續讀取。5、除了NORFlash的讀，FlashMemory的其他操作不能像RAM那樣，直接對目標地址進行總線操作。6、NORFlash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內部的每一個字節。NANDFlash地址、數據和命令共用8位總線/16位總線，每次讀寫都要使用復雜的I/O接口串行地存取數據，8位總線/16位總線

52、用來傳送控制、地址和資料信息。7、NANDFlash讀和寫操作采用512B的塊，基于NAND的閃存可以取代硬盤或其他塊設備。8、NORFlash容量通常在1MB8MB之間。而NANDFlash用在8MB以上的產品當中。NORFlash主要應用在代碼存儲介質中，NANDFlash適用于資料存儲。9、所有FlashMemory器件存在位交換現象，使用NANDFlash的時候，同時使用EDC/ECC（錯誤探測/錯誤糾正）算法，以確保可靠性。10、NANDFlash中的壞塊是隨機分布的，NANDFlash需要對介質進行初始化掃描以發現壞塊，并將壞塊標記為不可用。11、應用程序可以直接在NORFlash

53、內運行，NORFlash的傳輸效率很高，但是很低的寫入和擦除速度大大影響了它的性能。NANDFlash結構可以達到高存儲密度，并且寫入和擦除的速度也很快，應用NANDFlash的困難在于需要特殊的系統接口。12、在NORFlash上運行代碼不需要任何的軟件支持。在NANDFlash上進行同樣操作時，通常需要驅動程序（MTD）,NANDFlash和NORFlash在進行寫入和擦除操作時都需要MTD。11、簡述Flash存儲器在嵌入式系統中的用途。Flashmemory（閃速存儲器）是嵌入式系統中重要的組成部分，用來存儲程序和數據，掉電后數據不會丟失。但在使用FlashMemory時，必須根據其自

54、身特性，對存儲系統進行特殊設計，以保證系統的性能達到最優。12、簡述CF卡的內部結構和工作模式。CF卡有3種工作模式：PC卡ATAI/O模式、PC卡ATA存儲模式和實IDE模式。結構:15、簡述S3C2410ANANDFlash空制器的基本特性。特性： NANDFlash模式：支持讀/擦除/編程NANDFlash存儲器。 自動啟動模式：復位后，啟動代碼被傳送到Steppingstone中。傳送完畢后，啟動代碼在Steppingstone中執行。 具有硬件ECC產生模塊（硬件生成校驗碼和通過軟件校驗）。 在NANDFlash啟動后，Steppingstone4KB內部SRAM緩沖器可以作為其他用

55、途使用。 NANDFlash控制器不能通過DMA訪問，可以使用LDM/STM指令來代替DMA操作。16、分析S3C2410ANANDFlash空制器內部結構，并簡述其功能。1/0718、簡述SDRAM）特點。SDRAM可讀/可寫，不具有掉電保持數據的特性，但其存取速度大大高于Flash存儲器。在嵌入式系統中，SDRAM主要用做程序的運行空間、數據及堆棧區。當系統啟動時，CPU首先從復位地址0x0處讀取啟動代碼，在完成系統的初始化后，程序代碼一般應調入SDRAM中運行，以提高系統的運行速度。同時，系統及用戶堆棧、運行數據也都放在SDRAM中。微處理器具有刷新控制邏輯，或在系統中另外加入刷新控制邏輯電路，以避免數據丟失。但某些ARM芯片則沒有SDRAM刷新控制邏輯，不能直接與SDRAM接口，在進行系統設計時應注意這一點。常用的SDRAM為8位/16