1、 摘 要脈沖序列檢測器廣泛應用于現代數字通信系統中,隨著通信技術的發展，對多路脈沖序列信號檢測要求越來越高。現代通信系統的發展方向是功能更強、體積更小、速度更快、功耗更低,大規模可編程邏輯器件FPGA器件的集成度高、工作速度快、編程方便、價格較低，易于實現設備的可編程設計，這些優勢正好滿足通信系統的這些要求。隨著器件復雜程度的提高,電路邏輯圖變得過于復雜,不便于設計。VHDL(VHSIC Hardware Description Language)是隨著可編程邏輯器件的發展而發展起來的一種硬件描述語言。VHDL具有極強的描述能力,能支持系統行為級、寄存器輸級和門級三個不同層次的設計,實現了邏輯

2、設計師多年來夢寐以求的“硬件設計軟件化”的愿望,給當今電子通信系統設計帶來了革命性的變化。本文針對傳統的脈沖序列檢測器方案,提出了一種基于對脈沖序列檢測器設計的新方案，該方案相對于傳統的設計方法更適合于現代數字通信系統,不但大大減少了周邊的設備,也使系統設計更加靈活,穩定性更好,性價比更高,可以滿足多種環境下的檢測系統的要求。 關鍵詞:多路數據選擇器、Multisim、計數器、序列檢測器目錄摘要.11目錄.12. 設計內容及設計要求.23.1 實驗目的.33.2 參考電路.43.3 實驗內容及主電路圖.5 3.4多諧振蕩器的介紹.63.5計數器的介紹.93.6數據分析.123.7數據選擇器的介

3、紹.144實驗結果.164.1實驗結果的分析.17設計總結.18致謝.19參考文獻.202設計內容及技術要求 1、設計并制作一個脈沖序列發生器，周期性的產生8位長度的任意脈沖序列，脈沖序列可以通過設置電路自由設置。2、能夠檢測出設置的脈沖序列，在每出現一次設置的脈沖序列時，點亮一次LED；3、時鐘脈沖周期為1HZ；4、對設置的脈沖序列值通過適當的方式進行指示；5、電源：220V/50HZ的工頻交流電供電；6、（直流電源部分僅完成設計僅可，不需制作，用實驗室提供的穩壓電源調試，但要求設計的直流電源能夠滿足電路要求）7、按照以上要求設計電路，繪制電路圖，對設計的的電路用Multisim或OrCAD

4、/PspiceAD9進行仿真，用萬用板焊接元器件，制作電路，完成調試、測試，撰寫設計報告。發揮部分：1、其他恰當的功能。2.實驗目的通過本次設計，進一步熟悉多諧振蕩器、計數器、數據選擇器的用法，掌握脈沖序列發生器的設計方法。3.參考電路（1）設計方案 周期性脈沖序列發生器的實現方法很多，可以由觸發器構成，可以由計數器外加組合邏輯電路構成，可以有GAL構成，也可以由CPLDFPGA構成等等。本設計采用由計數器加多路數據選擇器的設計法案，脈沖序列發生器原理框圖如（1）圖所示。圖（1）脈沖序列發生器原理框圖（2）參考設計 脈沖序列發生器需要一個時鐘信號，可采用由TTL非門和石英晶體振蕩器構成的串聯式

5、多諧振蕩器產生時鐘信號，如圖（2）所示。主電路部分如圖（3）所示，圖中74LS161和與非門構成十二進制計數器，為脈沖序列的寬度為12位。4.實驗內容 按照實驗要求設計電路，確定元器件型號和參數；用Multisim進行仿真，列出實驗數據，畫出輸出信號及其他關鍵信號的波形；對實驗數據和電路的工作情況進行分析，得出實驗結論；寫出收獲和體會。圖（2）時鐘信號產生電路 圖（2）主電路圖 主電路圖（2） 多謝振蕩器介紹多諧振蕩器是一種自激振蕩電路。因為沒有穩定的工作狀態，多諧振蕩器也稱為無穩態電路。具體地說，如果一開始多諧振蕩器處于0狀態，那么它在0狀態停留一段時間后將自動轉入1狀態，在1狀態停留一段時

6、間后又將自動轉入0狀態，如此周而復始，輸出矩形波。圖6.4.1 對稱式多諧振蕩器電路 對稱式多諧振蕩器是一個正反饋振蕩電路圖6.4.1，。和是兩個反相器，和是兩個耦合電容，和是兩個反饋電阻。只要恰當地選取反饋電阻的阻值，就可以使反相器的靜態工作點位于電壓傳輸特性的轉折區。上電時，電容器兩端的電壓和均為0。假設某種擾動使有微小的正跳變，那么經過一個正反饋過程，迅速跳變為，迅速跳變為，迅速跳變為，迅速跳變為，電路進入第一個暫穩態。電容和開始充電。的充電電流方向與參考方向相同，正向增加； 的充電電流方向與參考方向相反，負向增加。隨著的正向增加，從逐漸上升；隨著的負向增加，從逐漸下降。因為經和兩條支路

7、充電而經一條支路充電，所以充電速度較快，上升到時還沒有下降到。上升到使跳變為。理論上，向下跳變，也將向下跳變。考慮到輸入端鉗位二極管的影響，最多跳變到。下降到使跳變為，這又使從向上跳變，即變成，電路進入第二個暫穩態。經一條支路反向充電（實際上先放電再反向充電），逐漸下降。經和兩條支路反向充電（實際上先放電再反向充電），逐漸上升。的上升速度大于的下降速度。當上升到時，電路又進入第一個暫穩態。 此后，電路將在兩個暫穩態之間循環。非對稱式多諧振蕩器是對稱式多諧振蕩器的簡化形式圖6.4.6。這個電路只有一個反饋電阻和一個耦合電容。反饋電阻使的靜態工作點位于電壓傳輸特性的轉折區，就是說，靜態時，的輸入電

8、平約等于，的輸出電平也約等于。因為的輸出就是的輸入，所以靜態時也被迫工作在電壓傳輸特性的轉折區。圖6.4.6 非對稱是多環形振蕩器圖6.4.10不是正反饋電路，而是一個具有延遲環節的負反饋電路。圖6.4.10 最簡單的環形振蕩器圖6.4.19 石英晶體多諧振蕩器石英晶體具有優越的選頻性能。將石英晶體引入普通多諧振蕩器就能構成具有較高頻率穩定性的石英晶體多諧振蕩器圖6.4.19。我們知道，普通多諧振蕩器是一種矩形波發生器，上電后輸出頻率為的矩形波。根據傅里葉分析理論，頻率為的矩形波可以分解成無窮多個正弦波分量，正弦波分量的頻率為（），如果石英晶體的串聯諧振頻率為，那么只有頻率為的正弦波分量可以通

9、過石英晶體（第個正弦波分量，），形成正反饋，而其它正弦波分量無法通過石英晶體。頻率為的正弦波分量被反相器轉換成頻率為矩形波。因為石英晶體多諧振蕩器的振蕩頻率僅僅取決于石英晶體本身的參數，所以對石英晶體以外的電路元件要求不高。 計數器的介紹 在數字電路中，把記憶輸人脈沖個數的操作稱為計數，計數器就是實現計數操作的時序邏輯電路。計數 器應用非常廣泛，除用于計數、分頻外，還用于數字測量、運算和控制，從小型數字儀表到大型數字電子 計算機，幾乎無所不在，是任何現代數字系統中不可缺少的組成部分。 計數器的種類很多，按其進制不同分為二進制計數器、十進制計數器、N進制計數器；按觸發器翻轉是否 同步分為異步計數

10、器和同步計數器；按計數時是增還是減分為加法計數器、減法計數器和加/減法（可逆 ）計數器。 1集成二進制計數器74LS161 74LS161是4位二進制同步加法計數器，除了有二進制加法計數功能外，還具有異步清零、同步并行置數 、保持等功能。74LS161的邏輯電路圖和引腳排列圖如圖1所示，CR是異步清零端，LD是預置數控制端，D0 ，D1，D2，D3是預置數據輸人端，P和T是計數使能端，C是進位輸出端，它的設置為多片集成計數器的級 聯提供了方便。 圖1 74LSl61的邏輯電路圖和引腳圖 （1）異步清零功能 當CR0時，不管其他輸人端的狀態如何（包括時鐘信號CP），4個觸發器的輸出全為零。 （2

11、）同步并行預置數功能 在CR1的條件下，當LD0且有時鐘脈沖CP的上升沿作用時，D3，D2，D1，D0輸入端的數據將分別被Q3Q0所接收。由于置數操作必須有CP脈沖上升沿相配合，故稱為同步置數。 （3）保持功能 在CR=LD1的條件下，當TP0時，不管有無CP脈沖作用，計數器都將保持原有狀態不變（停止計數） 。 （4）同步二進制計數功能 當CRLDPT1時，74LS161處于計數狀態，電路從0000狀態開始，連續輸入16個計數脈沖后，電路 將從1111狀態返回到0000狀態，狀態表見表2。（5）進位輸出C當計數控制端T1，且觸發器全為1時，進位輸出為1，否則為零。若輸入計數器的CP脈沖頻率為f

12、，則從Qo端輸出脈沖頻率為f/2，通常也稱Qo端輸出信號是輸人計數脈沖 CP的2分頻信號，Q1端輸出信號是輸人計數脈沖CP的4分頻信號，Q4端輸出信號是輸人計數脈沖CP的16分頻 信號。N進制計數器可實現n分頻。（6）74LS161應用集成四位二進制同步計數器74LS161是功能較完善的計數器，用它可組成任意進制的計數器，組成方法有兩種，一種叫反饋歸零法，也叫復位法，另一種叫置位發。本設計中所用的是第一種方法：復位法。 74LS161的時序圖 表1 74LS161的功能表清零預置使能時鐘預置數據輸入輸出工作模式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q001111

13、5;0111× ×× ×0 ×× 01 1×××× × × ×d3 d2 d1 d0× × × ×× × × ×× × × ×0 0 0 0d3 d2 d1 d0保 持保 持計 數異步清零同步置數數據保持數據保持加法計數 表2 進制同步加法計數器的狀態表數據選擇器介紹1.74LS151集成電路數據選擇器的功能 74LS151是一種典型的集成電路數據

14、選擇器，它有3個地址輸入端CBA，可選擇D0D7 個數據源，具有兩個互補輸出端，同相輸出端和反相輸出端。其邏輯圖和引腳圖分別如下所示：上面所討論的是位數據選擇器，如需要選擇多位數據時，可由幾個位數據選擇器并聯組成，即將它們的使能端連在一起，相應的選擇輸入端連在一起位選數據選擇器的連接方法如下圖所示。 當需要進一步擴充位數時，只需相應地增加器件的數目。 可以把數據選擇器的使能端作為地址選擇輸入 ，將兩片74LS151連接成一個16選的數據選擇器，其連接方式如下圖所示。16選16選的數據選擇器的地址選擇輸入有為位，其最高位與一個選數據選擇器的使能端連接，經過一反相器反相后與零一另一個數據選擇器的使

15、能端連接。低位地址選擇輸入端CBA由兩片74LS151的地址選擇輸入端相對應連接而成 74LS151真值表輸入ST A2 A1 A0輸出Y 1 × × ×0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10D0D1D2D3D4D5D6D72. 74LS151的應用（1）用作多路數字選擇開關 數據選擇器本身的功能就是根據地址選擇碼從多路輸入數據中選擇一路輸出。因此，數據選擇器的基本用途就是用作多路數字開關，實現多數通信和路由選擇。（2）數據選擇器的通道擴展（3）實現組合邏輯函數 它是關于地址選擇碼的全部最

16、小項和對應各路輸入數據的與或型表達式。5.實驗結果時鐘信號產生電路波形 設計總結課程設計是培養學生綜合運用所學知識 ,發現,提出,分析和解決實際問題,鍛煉實踐能力的重要環節,是對我們的實際工作能力的具體訓練和考察過程.具體做了以下幾項工作:1.查找相關資料，了解EDA技術的發展及優點，同時詳細分析了利用可編程邏輯器件來設計脈沖序列檢測器的優勢。2. 簡要分析了FPGA器件的特征和結構，詳細介紹了Multissim設計流程，同時詳細介紹了硬件描述語言及其特點。3. 對序列檢測器原理進行了詳細的了解，并詳細介紹了序列信號發生器、序列檢測器及計數器的設計，最終完成設計的要求。回顧起此次課程設計，至今

17、我們仍感慨頗多，的確，自從拿到題目到完成整個編程，從理論到實踐，在整整三周的時間里，可以學到很多很多的東西，同時不僅可以鞏固了以前所學過的知識，而且學到了很多在書本上所沒有學到過的知識。通過這次課程設計使我們懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高我自己的實際動手能力和獨立思考的能力。希望我們以后能夠在這方面做得更好，同時對以后有所幫助。 致 謝這次課程設計之所以能夠順利的完成，與老師的指導是密不可分的。老師能夠在百忙之中抽出時間，在設計要求、設計內容及設計方法等方面給了我們很多指導，并提出了寶貴的見意。在此，我向老師師表示我最崇高的敬意及最忠誠的感謝！ 主要參考資料【1】 潘松，黃繼業 EDA技術使用教程