1、2013-2014 學年第二學期 數字電子技術課程設計報告書姓 名：學 號：指導教師：田中俊學 院：光電工程學院專 業：電子信息工程完成日期：摘要數字鐘是一個將“ 時”，“分”，“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時，顯示滿刻度為23時59分59秒。一個基本的數字鐘電路主要由秒信號發生器、“時、分、秒、”計數器、譯碼器及顯示器組成。由于采用純數字硬件設計制作，與傳統的機械表相比，它具有走時準，顯示直觀，無機械傳動裝置等特點。本設計中的數字時鐘采用數字電路實現對“時” 、“分”、“秒”的顯示和調整。通過采用各種集成數字芯片搭建電路來實現相應的功能

2、。具體用到了555震蕩器，74LS90及與非，異或等門集成芯片等。該電路具有計時和校時的功能。在對整個模塊進行分析和畫出總體電路圖后，對各模塊進行仿真并記錄仿真所觀察到的結果。實驗證明該設計電路基本上能夠符合設計要求！關鍵詞振蕩器、  計數器 、譯碼顯示器、Multisim2001目錄第一節 系統概述-31.1系統設計思路與總體方案-3第二節 單元電路設計與分析-42.1振蕩器-42.2 分頻器-62.3 計數器-62.4 顯示器-82.5 校時電路-9第三節 電路的總體設計與調試-10第四節設計總結-12附錄-13參考文獻-17第一節 系統概述數字電子鐘是由多塊

3、數字集成電路構成的，其中有振蕩器，分頻器，校時電路，計數器，譯碼器和顯示器六部分組成。振蕩器和分頻器組成標準秒信號發生器，不同進制的計數器產生計數，譯碼器和顯示器進行顯示，通過校時電路實現對時，分的校準。1.1 系統設計思路與總體方案數字時鐘基本原理的邏輯框圖如下所示：譯碼器譯碼器譯碼器時計數器分計數器秒計數器校時電路振蕩器分頻器系統方框 圖1由上圖可以看出，振蕩器產生的信號經過分頻器作為產生秒脈沖，秒脈沖送入計數器，計數結果經過“時”、“分”、“秒”，譯碼器，顯示器顯示時間。其中振蕩器和分頻器組成標準秒脈沖信號發生器，由不同進制的計數器，譯碼器和顯示電路組成計時系統。秒信號送入計數器進行計數

4、，把累計的結果以“時”，“分”、“秒”的數字顯示出來。“時”顯示由二十四進制計數器，譯碼器，顯示器構成；“分”、“秒”顯示分別由六十進制的計數器，譯碼器，顯示器構成；校時電路實現對時，分的校準。第二節 單元電路設計與分析由圖1的系統圖知其由振蕩器、分頻器、計數器、譯碼器、 顯示器、校正電路組成。2.1 振蕩器秒發生電路-振蕩器是計時器的核心，振蕩器的穩定度和頻率的精確度決定了計時器的準確度。一般來說，振蕩器的頻率越高，計時精度就越高，但耗電量將越大。所以，在設計電路時要根據需要而設計出最佳電路。在本設計中，采用的是精度不高的，由集成電路555與RC組成的多諧振蕩器。其具體電

5、路如下圖2所示；vc圖2接通電源后，電容C1被充電，vC上升，當vC上升到大于2/3VCC時，觸發器被復位，放電管T導通，此時v0為低電平，電容C1通過R2和T放電，使vC下降。當vC下降到小于1/3VCC時，觸發器被置位，v0翻轉為高電平。電容器C1放電結束,所需的時間為 ：        當C1放電結束時，T截止，VCC將通過R1、R2向電容器C1充電，vC由1/3VCC上升到2/3VCC所需的時為：        當vC

6、上升到2/3VCC時，觸發器又被復位發生翻轉，如此周而復始，在輸出端就得到一個周期性的方波，其頻率為      。 本設計中，由電路圖和f的公式可以算出，微調R3=60k左右，其輸出的頻率為f=1000Hz.振蕩器，除了可以由上一節介紹的除外，如果對精度有較高要求的話，還可以用石英晶體構成的振蕩器，這里簡單介紹一下：如下電路圖3所示； 圖3電路振蕩頻率為100KHz，把石英晶體串接在由非門2，3組成的振蕩反饋電路中，非門4是振蕩器整形緩沖級。憑借與石英晶體串聯的微調電容，可以對振蕩器的頻率作微量的調節。2 .2 分頻器分頻器的功能主要有兩個：一個是產生標

7、準秒脈沖信號；二是提供功能擴展電路所需要的信號，如仿電臺報時用的1000Hz的高音頻信號和500Hz的低音頻信號等。本設計中，由于振蕩器產生的信號頻率太高，要得到標準的秒信號，就需要對所得的信號進行分頻。這里所采用的分頻電路是由3個總規模計數器74LS90來構成的3級1/10分頻。其電路圖如下圖4所示:圖4從圖4可以看出，由振蕩器的1000Hz高頻信號從U1的14端輸入，經過3片74LS90的三級1/10分頻，就能從U3的11端輸出得到標準的秒脈沖信號。相應的如果輸入的是100KHz時，就需要5片進行5級分頻，電路圖畫法和上圖4一樣，同理依次類推。2.3計數器由圖1的方框圖可以清楚的看到，顯示

8、“時”、“分”、“秒”需要6片中規模計數器；其中“秒”、“分”各為60進制計數，“時”為24進制計數。在本設計中均用74LS90來實現：2.3.1六十進制計數器“秒”計數器電路與“分”計數器電路都是六十進制，它由一級十進制計數器和一級六進制計數器連接構成，如圖5所示，是采用兩片中規模集成電路74LS90串接起來構成的“秒”，“分”計數器。圖5由圖5可知，U1是十進制計數器，U1的QD作為十進制的進位信號，74LS90N計數器是十進制異步計數器，用反饋清零法來實現十進制計數，U2和與非門組成六進制計數。74LS90N是在CP信號的下降沿觸發下進行計數，U2的QA和QC相與0101的下降沿，作為“

9、分（時）”計數器的輸入信號。U2的輸出0110高電平1分別送到計數器的R01、R02端清零，74LS90N內部的R01、R02與非后清零而使計數器歸零，完成六進制計數。由此可見，U1和U2串接實現了六十進制計數。 二十進制計數器“時”計數為24進制的，在本設計中24進制的計數電路也是由兩個74LS90組成的二十四進制計數電路，如圖6所示。圖6由圖6看出，當“時”個位U4計數器輸入端A（14腳）來到第10觸發信號時，U4計數器清零，進位端QD向U3“時”十位計數器輸入進位信號，當第24個“時”（來自“分”計數器輸出的進位信號脈沖到達時U3計數器的狀態位“0100”，U4計數器的狀態為“0010”

10、，此時“時”個位計數器的QC,和“時”十位計數器的QB輸出都為“1”，相與后為“1”。把它們分別送入U3和U4計數器的清零端R01和R02，通過74LS90N內部的與非后清零，計數器復零，從而完成二十四進制計數。2.4顯示器用七段發光二極管來顯示譯碼器輸出的數字，顯示器有兩種：共陰極和共陽極顯示器。74LS48譯碼器譯碼的是高電平，所以對應的顯示器應為共陰極顯示器。在本設計中用的是解碼七段排列顯示器，即包含譯碼器的七段顯示器。其圖形管腳如下圖7所示：圖7U2是一個解碼七段排列顯示器，由1、2、3、4腳輸入二進制數，就可顯示數字；而U3是個譯碼器，和未解碼的七段顯示管U1也可以構成顯示器，連接如

11、上面所示。2.5較時電路當剛接通電源或計時出現誤時，都需要對時間進行校正。校正電路如下圖8所示：圖8第三章 電路的總體設計與調試由第二章介紹的電路各個部分的子電路構成的各個部分的功能，再由第一章的數字時鐘的系統原理框圖，可以清楚的知道了總體的電路情況。下面圖9（下一頁）就時本設計的總體電路：由圖9可以看出和清楚的整個數字時鐘的總體工作原理和整個工作過程：由555和RC構成的振蕩器產生的1000Hz的高頻信號經過由3片74LS90構成的1/1000分頻的分頻器后得到標準的秒脈沖信號，進入60進制的“秒”計時，“秒”的分位進入60進制的“分”計時，最后，由分的“時”進位進入24進制的“時”計時。在

12、電路中，還有由門電路和開關構成的校時電路對電路的“時”，“分”進行校時，得到正確的時間。圖2-圖7各個部分功能的電路和圖9的總體數字時鐘的電路均在電子電路計算機仿真軟件Multisim2001中進行調試和仿真二得到的。第四節 設計總結通過本次設計，使我對已學過的電路、數電、模電等電子技術的知識有了更深一步的了解，鍛煉和培養了自己利用已學知識來分析和解決實際問題的能力。對自己以后的學習和工作有很大的幫助。剛開始做這個設計的時候感覺自己什么都不知道怎么下手，腦子里比較浮躁和零亂。但通過一段時間的努力，通過重溫數電，模電等電子技術的書籍，還有通過查看相關的設計技術以及一些參考文獻，再加之在老師的指導

13、和周圍同學的幫助下，使我對自己的本設計有了熟練的掌握。在整個的設計過程中我充滿了激情和用心。記得在電子電工實習的時候，也是用滿腔的熱情來完成各項實習任務，并在每項實習項目中都達到了優秀的成績。所以，我相信自己的實際動手能力，并一向的加強自己在這方面的努力。在這次的電子技術設計中亦是如此，用自己的雙手和滿腔的熱情來完成各個環節，不斷的在圖書管查看相關資料和期刊文獻，特別在Internt上也收收獲了很多新鮮的東西。這次設計更讓我熟悉了一些常用集成邏輯電路和其相應芯片的使用。雖然，在本設計中所用的方案不是最好的，但我想其中的原理是最基本的；雖然其中可能出現的誤差會計較大些，但是是最經濟的和實用的，我

14、想在下去的一段時間里，我會將其的實物在一個PLC板實現出來，當然也有可能做成一個成型的數字時鐘哦.最后，我要衷心的感謝唐老師給了我一次實踐的機會，讓我更加深刻地了解和認識到了自己的優點和不足，通過這個課程設計我發現了我好多知識都不熟悉甚至有的東西我根本就不知道，這讓我感到了要學習的東西還有很多很多。因此使我更堅定了在以后的學習中要扎實好基礎，闊廣知識面。附錄部分芯片功能參數表5.1.1 74LS9074LS90的引腳圖如下圖10所示 圖10 74LS90的功能表 74LS48 74LS48的引腳圖如下圖11所示：74LS48的功能表：5.1.3 555555定時器（又稱時基電路）是一個模擬與數

15、字混合型的集成電路。555定時器是一種應用極為廣泛的中規模集成電路。該電路使用靈活、方便，只需外接少量的阻容元件就可以構成單穩、多諧和施密特觸發器。因而廣泛用于信號的產生、變換、控制與檢測。    目前生產的定時器有雙極型和CMOS兩種類型，其型號分別有NE555(或5G555)和C7555等多種。它們的結構及工作原理基本相同。通常，雙極型定時器具有較大的驅動能力，而CMOS定時器具有低功耗、輸入阻抗高等優點。555定時器工作的電源電壓很寬，并可承受較大的負載電流。雙極型定時器電源電壓范圍為516V，最大負載電流可達200mA；CMOS定時器電源電壓范圍

16、為318V，最大負載電流在4mA以下。555的引腳圖如下圖12：圖12555的內部電路和功能：圖13上面圖13 是555定時器內部組成框圖。它主要由兩個高精度電壓比較器A1、A2，一個RS觸發器，一個放電三極管和三個5K電阻的分壓器而構成。它的各個引腳功能如下：1腳：外接電源負端VSS或接地，一般情況下接地。8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 16V，CMOS型時基電路VCC的范圍為3 18V。一般用5V。3腳：輸出端Vo2腳：低觸發端6腳：TH高觸發端4腳：是直接清零端。當端接低電平，則時基電路不工作，此時不論、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。5腳：VC為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基準電壓，當該端不用時，應將該端串入一只0.01F電容接地，以防引入干擾。7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。在1腳接地，5腳未外接電壓，兩個比較器A1、A2基準電壓分別為的情況下，其功能如下表：清零端高觸發端TH低觸發端Qn+1放電管T功