1、1.  與二進制數111010100.011相應的十六進制數是（  ）。  A(1D4. 3)16  B(1D4.6)16  C(724.3)16  D(EA0.6)16 答題：  A.  B.  C.  D. （已提交）2.  與二進制數1101010.01相應的八進制數是（  ）。  A(152.2)8  B(152.1)8  C(6A.1)8  D(650.2)8

2、0;答題：  A.  B.  C.  D. （已提交）3.  與二進制數1010001100.11對應的十進制數為（  ）。  A(650.3)10  B(640.75)10  C(642.3)10  D(652.75)10 答題：  A.  B.  C.  D. （已提交）4.  與十六進制數2AD.E對應的十進制數為（  ）

3、。  A(680.875) 10  B(685.14) 10  C(685.875) 10  D(671.814) 10 答題：  A.  B.  C.  D. （已提交）5.  與十進制數79相應的二進制數是（  ）。  A(1001111)2  B(1001110)2  C(1001101)2  D(1001011)2 答題：  A.  B.&

4、#160; C.  D. （已提交）6.  與十進制數101相應的二進制數是（  ）。  A(1100001) 2  B(1100100) 2  C(1100101) 2  D(1100111) 2 答題：  A.  B.  C.  D. （已提交）7.  (-1011)2的原碼、反碼、補碼分別是（  ）。  A11011、00100、00101  B110

5、11、10100、10101  C01011、00100、00101  D01011、10100、10101 答題：  A.  B.  C.  D. （已提交）8.  采用二進制補碼運算，(-1011-1001)的運算結果，其補碼、原碼分別為（  ）。  A101100  010100  B001100  110100  C001100  0110100  D101100  1

6、10100 答題：  A.  B.  C.  D. （已提交）9.  5421BCD碼中表示十進制數9的編碼為（  ）。  A1010  B1001  C1100  D1101 答題：  A.  B.  C.  D. （已提交）10.  8421BCD碼中表示十進制數9的編碼為（  ）。  A1010

7、0; B1001  C1100  D1101 答題：  A.  B.  C.  D. （已提交） 1.  函數式Y=AB´+A´BD+CD´的對偶式為（ ）A BC D 答題：  A.  B.  C.  D. （已提交）2.  運用反演定理寫出函數Y=A´D´+A´B&

8、#180;C+AC´D+CD´的反函數Y´為（ ）。ABC D 答題：  A.  B.  C.  D. （已提交）3.  函數Y(A,B,C)=A´BC+AC´+B´的最小項之和的形式為（ ）。ACD 答題：  A.  B.  C.  D. （已提交）4.  函數轉換成與非與非式為（ ）。ABCD 

9、答題：  A.  B.  C.  D. （已提交）5.  函數F=A'B'+AB轉換成或非或非式為（  ）。  AF=( (AB)'+(A'B')')') '  BF=( (A+B)'+(A'+B')')') '  CF= ( (AB)'+(A'B')')'  DF= ( (A+B)'+(

10、A'+B')')' 答題：  A.  B.  C.  D. （已提交）6.  某邏輯電路的狀態表如圖2-1所示，其輸入變量為A，B，C，輸出為F，則F的邏輯式為（ ）。AF=A'B'C+ABCBF=A'BC'+ABCCF=A'B'C'+ABCDF=AB'C'+ABC圖2-1 答題：  A.  B.  C. 

11、; D. （已提交）7.  函數的卡諾圖如圖2-2所示，其最簡“與或”表達式為（ ）。圖2-2ABCD 答題：  A.  B.  C.  D. （已提交）1.  圖3-1（a）、（b）、（c）、（d）中74系列TTL門電路的輸出狀態為低電平的是（ ）。AY1 BY2 CY3 DY4 （a） （b） （c） （d）圖3-1 答題：  A.  B.  C.  D

12、. （已提交）2.  圖3-2（a）、（b）、（c）、（d）中74HC系列CMOS門電路的輸出狀態為低電平的是（ ）。AY1 BY2 CY3 DY4 （a） （b） （c） （d）圖3-2 答題：  A.  B.  C.  D. （已提交）3.  TTL或非門多余的輸入端在使用時（  ）。  A應該接高電平1  B應該接低電平0  C可以接高電平1也可以接低電平0  D可以與其它有用端并聯也可以懸空

13、0;答題：  A.  B.  C.  D. （已提交）4.  CMOS與非門多余的輸入端在使用時（  ）。  A應該接高電平1  B可以接低電平0也可以接高電平1  C應該接低電平0  D可以與其它有用端并聯也可以通過一個51W的電阻接地 答題：  A.  B.  C.  D. （已提交）5.  和CMOS電路相比， TTL電路最突出的優

14、勢在于（  ）。  A可靠性高  B抗干擾能力強  C速度快  D功耗低 答題：  A.  B.  C.  D. （已提交）6.  和TTL電路相比，CMOS電路最突出的優勢在于（  ）。  A可靠性高  B抗干擾能力強  C速度快  D功耗低 答題：  A.  B.  C.  D. （已

15、提交）7.  在TTL門電路中，能實現“線與”邏輯功能的門為（  ）。  A三態門  BOC門  C與非門  D異或門 答題：  A.  B.  C.  D. （已提交）8.  在CMOS門電路中，三態輸出門、OD門、與非門、異或門和非門中，能實現“線與”邏輯功能的門為（  ）。  AOD門  B三態門  C或非門  D異或門 答題：  A.

16、60; B.  C.  D. （已提交）9.  門電路中，能實現總線連接方式的門為（  ）。  AOD門  BOC門  C或非門  D三態門 答題：  A.  B.  C.  D. （已提交）10.  欲使漏極開路的CMOS 門電路實現“線與”，則其輸出端應該（  ）。  A并聯  B并聯且外接上拉電阻和電源  

17、60; C外接上拉電阻和電源但不需并聯  D無需并聯也無需外接上拉電阻和電源 答題：  A.  B.  C.  D. （已提交）11.  三態輸出的門電路其輸出端（  ）。   A可以并聯且實現“線與”  B不能并聯也不能實現“線與”    C可以并聯但不能實現“線與”  D無需并聯但可以實現“線與” 答題：  A.  B.  

18、C.  D. （已提交）12.  圖3-3中由74系列TTL與非門組成的電路中，門G輸出高電平/低電平時流出其輸出端的電流分別為（ ）。已知與非門的輸入電流為IIL= -1.6mA，IIH=40uA。圖3-3A3IIH、3IIL B3IIH、6IIL C6IIH、3IIL D6IIH、6IIL 答題：  A.  B.  C.  D. （已提交）13.  圖3-4中由74系列TTL或非門組成的電路中，門G輸出高電平/低電平時流出其輸出端的電流分別為

19、（ ）。已知或非門的輸入電流為IIL= -1.6mA，IIH=40uA。圖3-4A3IIH、3IIL B6IIH、6IIL C3IIH、6IIL D6IIH、3IIL 答題：  A.  B.  C.  D. （已提交）14.  某集成電路芯片，查手冊知其最大輸出低電平VOL(max)=0.5V，最大輸入低電平VIL(max)=0.8V，最小輸出高電平VOH(min)=2.7V，最小輸入高電平VIH(min)=2.0V，則其低電平噪聲容限VNL等于（  ）。  A0.

20、4V  B0.6V  C0.3V  D1.2V 答題：  A.  B.  C.  D. （已提交）1.  圖4-1中Y的邏輯函數式為（ ）。ABCD圖4-1 答題：  A.  B.  C.  D. （已提交）2.  用3線-8線譯碼器74HC138設計的邏輯電路如圖4-2所示，74HC138的功能表如圖4-3所示。、則輸出Y3、Y2、Y1、Y0的函

21、數式分別為（ ）。A、B、C、D、 圖4-2 圖4-3 答題：  A.  B.  C.  D. （已提交）3.  用8選1數據選擇器74LS152設計的邏輯電路如圖4-4所示，74LS152的功能表如圖4-5所示。則其輸出F的函數式為（ ）。A. BC. D 圖4-4 圖4-5 答題：  A.  B.  C.  D. （已提交）1.  觸

22、發器輸出的狀態取決于（  ）。   A. 輸入信號  B電路的初始狀態    C. 時鐘信號  D輸入信號和電路的原始狀態 答題：  A.  B.  C.  D. （已提交）2.  假設JK觸發器的現態Q=0，要求次態Q*=0，則應使（  ）。  AJ=×，K=0  BJ=0，K=×    CJ=1，K=× 

23、 DJ=K=1 答題：  A.  B.  C.  D. （已提交）3.  T觸發器的功能是（  ）。  A翻轉、置“0”  B保持、置“1”    C置“1”、置“0”  D翻轉、保持 答題：  A.  B.  C.  D. （已提交）4.  在時鐘脈沖作用下，圖5-1所示電路的功能是（ ）。圖5-1A.&#

24、160; B.  C.  D.  答題：  A.  B.  C.  D. （已提交）5.  邏輯電路如圖5-2所示，A=“1”時，脈沖來到后D觸發器（ ）。Q¢圖5-2A具有計數器功能 B置“0” C置“1” D保持原狀態 答題：  A.  B.  C.  D. （已提交）6.  邏輯電路如圖5-3所示，當A

25、=“0”，B=“1”時，CLK脈沖來到后D觸發器（ ）。圖5-3A具有計數功能 B保持原狀態 C置“0” D置“1” 答題：  A.  B.  C.  D. （已提交）7.  設圖5-4所示電路的初態Q1Q2 =00，試問加入3個時鐘正脈沖后，電路的狀態將變為（ ）。圖5-4A. 0 0 B. 0 1 C. 1 0 D. 1 1 答題：  A.  B.  C.  D. （已提交）1.&#

26、160; 邏輯電路如圖6-1所示，該電路的功能為（ ）。A不能自啟動同步五進制加法計數器 B可自啟動異步五進制加法計數器C不能自啟動異步五進制減法計數器 D可自啟動同步五進制減法計數器圖6-1 答題：  A.  B.  C.  D. （已提交）2.  由同步十進制計數器74LS160和門電路組成的計數器電路如圖6-2所示。74LS160的功能表如圖6-3所示。該電路的功能為（ ）。A8進制減法計數器 B8進制加法計數器C9進制減法計數器 D9進制加法計數器 圖6-2 圖6-3

27、 答題：  A.  B.  C.  D. （已提交）3.  由同步十六進制計數器74LS161和門電路組成的計數器電路如圖6-4所示。74LS161的功能表如圖6-5所示。該電路的功能為（ ）。A11進制加法計數器 B11進制減法計數器C10進制加法計數器 D10進制減法計數器 圖6-4 圖6-5 答題：  A.  B.  C.  D. （已提交）1.  數據通過（&

28、#160; ）存儲在存儲器中。  A讀操作  B啟動操作    C寫操作  D尋址操作 答題：  A.  B.  C.  D. （已提交）2.  下列說法不正確的是（  ）。  A半導體存儲器的基本結構都是由地址譯碼器、存儲矩陣和讀寫控制電路三大部分構成  BROM的主要特點是在工作電源下可以隨機地寫入或讀出數據  C靜態RAM存儲單元的主體是由一對具有互為反饋的倒相器組成的雙穩態電路&

29、#160; D動態RAM存儲單元的結構比靜態RAM存儲單元的結構簡單 答題：  A.  B.  C.  D. （已提交）3.  若存儲器容量為512K×8位，則地址代碼應取（  ）位。  A. 17  B. 18  C. 19  D. 20 答題：  A.  B.  C.  D. （已提交）4.  一片256K

30、5;4的ROM,它的存儲單元數和數據線數分別為（）。A. 個，4條 B. 個， 18條C. 個，4條 D. 個， 18條 答題：  A.  B.  C.  D. （已提交）5.  快閃存儲器屬于（  ）器件。  A掩模ROM  B可擦寫ROM  C動態RAM  D靜態RAM 答題：  A.  B.  C.  

31、D. （已提交）1.  可編程邏輯器件的基本特征在于（  ）。  A通用性強  B其邏輯功能可以由用戶編程設定    C可靠性好  D集成度高 答題：  A.  B.  C.  D. （已提交）2.  2、PLD的開發需要有（  ）的支持。A硬件和相應的開發軟件  B 硬件和專用的編程語言  C開發軟件  D專用的編程語言 答題： 

32、60;A.  B.  C.  D. （已提交）3.  3、PAL器件與陣列、或陣列的特點分別為（  ）。  A.固定、可編程  B.可編程、可編程  C.固定、固定  D.可編程、固定 答題：  A.  B.  C.  D. （已提交）4.  4、產品研制過程中需要不斷修改的中、小規模邏輯電路中選用（  B  ）最為合適。  A

33、PAL  BGAL  CEPLD  DFPGA 答題：  A.  B.  C.  D. （已提交）5.  5、通用陣列邏輯GAL器件的通用性，是指其輸出電路的工作模式，可通過對（  ）進行編程實現。  A輸出邏輯宏單元OLMC  B與門陣列  C或門陣列  D與門陣列和或門陣列 答題：  A.  B.  C.  D.&

34、#160;（已提交）6.  6、圖8-1所示電路是PAL的一種異或輸出結構，其輸出Y的最小項之和表達式為（ ）。 圖8-1A.  B. C.  D.  答題：  A.  B.  C.  D. （已提交）1.  自動產生矩形波脈沖信號的是（  ）。  A施密特觸發器  B單穩態觸發器    CT觸發器  D多諧振蕩器' 答

35、題：  A.  B.  C.  D. （已提交）2.  將三角波變換為矩形波，需選用（  ）。  A單穩態觸發器  B施密特觸發器  C微分電路  D雙穩態觸發器 答題：  A.  B.  C.  D. （已提交）3.  單穩態觸發器輸出脈沖的寬度取決于（  ）。  A觸發脈沖的寬度  B觸發脈沖的幅度

36、60;   C電源電壓的數值  D電路本身的電阻、電容參數 答題：  A.  B.  C.  D. （已提交）4.  為了提高對稱式多諧振蕩器振蕩頻率的穩定性，最有效的方法是（  ）。  A提高電阻、電容的精度  B提高電源的穩定度   C接入石英晶體  D保持環境溫度不變 答題：  A.  B.  C.  D. （已提交）5.  欲得到一個頻率高度穩定的矩形波, 應采用（  ）。  A.計數器  B.單穩態觸發器  C.石英晶體多諧振蕩器  D.施密特觸發器