verilog設計一個串行數據檢測器_第1頁
verilog設計一個串行數據檢測器_第2頁
verilog設計一個串行數據檢測器_第3頁
免費預覽已結束，剩余1頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、verilog設計一個串行數據檢測器LOGOYOUR LOGO:r010 - 0000 0000www xxxx com xxxxxxxxx com某某廣告設計有限公司題目：設計一個串行數據檢測器。要求是：連續4個或4個以上為1時輸出為1,其他輸入情況下為0。代碼如下:module four_one( x, z, elk, rst, state);input x, elk, rst;output z;output2:0 state;reg2:0 state;wire z;parameterIDLE = *d0,A = 'dl,B = 'd2,C = *d3,D = *d4;as

2、sign z = (state = D) 1 : 0;always (posedge elk or negedge rst)if (!rst)beginstate <= IDLE;endelsecasex (state)IDLE: if (x = 1)begin state <= A; endelse beginstate <= IDLE; endA: if(x = 1)beginstate <= B;endelsebegin state <= IDLE;endB: if(x= 1)begin state <= C;endelsebegin state &l

3、t;= IDLE;endC: if(x = 1)begin state <= D;endelse begin state <= IDLE;endD: if (x =1)begin state <= D;endelse beginstate <= IDLE; enddefault: state <= IDLE;endcaseendniodule測試代碼如下:"timescale Ins/ Ipsmodule four_one_tst;regx;reg elk, rst;wire z;wire 2:0 state; always #20 elk = -elk;always (posedge elk) begin#20 x <= $random%2;end four.one uut (x(x), Z(z),.clk(clk),.rst(rst),.state(state);initialcndmoduobegi

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論