1、適用于高頻開關電源數字控制器的模數轉換器周濤 許建平 賀明智西南交通大學電氣工程學院,成都 610031摘 要 本文分析和總結了當今現有的適用于高頻開關電源數字控制器的模數轉換器的架構和工作原理,并通過合理的分類明確了各種類型ADC架構的優缺點。關鍵字 模數轉換,數字控制器,開關電源1 引言數字控制器較傳統的模擬控制器具有設計靈活、開發周期短、抗干擾性強、可靠性高等優點,因而越來越廣泛地用于開關電源的控制領域。開關電源的數字控制器主要包含三大結構單元:模數轉換器(ADC、離散時間補償器(Discrete-time compensator和數字脈寬調制器(DPWM1。圖1所示為一種可行的電壓型脈

2、寬調制數字控制器的結構框圖。ADC將第n個時刻輸出電壓V o與參考電壓V ref之間的模擬誤差電壓信號轉換為數字誤差代碼en。離散時間補償器通過預先編好的控制算法計算出占空比代碼d cn。然后, DPWM基于所需要的開關頻率f s和由補償器提供的占空比代碼d cn產生門極驅動信號g1、g2來控制功率開關的導通和關斷。隨著開關頻率的提高,數字控制器各結構單元的技術要求也隨之增加,昂貴的成本嚴重阻礙了數字控制器在高頻開關電源控制領域中的市場化進程。其中,為了實現高頻開關電源精確的電壓調節特性,模數轉換器必須同時具有非常高的轉換速率和分辨率。而傳統的高分辨率高速率的模數轉換器(如逐次比較寄存(SAR

3、式架構和管道(pipeline式架構,對工作時鐘頻率要求高、電路結構復雜、而且成本很高,這些都制約了高頻開關電源數字控制器性價比的提高。2 適用于高頻開關電源的模數轉換器近幾年,對高頻開關電源數字控制器的研究逐漸成為學術界的熱點課題,有學者分別提出了一些適用于高頻開關電源的高分辨率高轉換速率的ADC架構。2.1 閃速式ADC閃速式(FlashADC是高頻開關電源數字控制器中較為常用的一種ADC架構。如圖2所示2,Flash ADC通過DAC將數字參考代碼轉換為所需的參考電壓;并通過電壓偏置網絡在參考電壓的兩側形成均勻的電壓分格,從而產生了一組以參考電壓為中心的量化電壓值;通過比較器網絡將電源的

4、輸出電壓與這些量化電壓值進行比較,從而以“溫度計碼”的形式輸出轉換結果D e=(B7 B6 B5 B4 B3 B2 B1 B0。之所以稱輸出結果D e為“溫度計碼”,是因為在D e中低位都是“1”,高位都是“0”,而且“1”的個數隨電源輸出電壓的增大而增多,這與溫度計中因環境溫度變化而變化的水銀柱高度非常相似。很明顯,這種“溫度計碼”必需通過編碼電路轉換成數字處理內核能夠識別的二進制碼,以便用于運算或查表。這種并行比較的Flash ADC轉換周期僅為一個時鐘周期,因此轉換速度非常快。可是當電源輸出電壓的范圍比較大時,需要Flash ADC具有較大的轉化范圍(如從電源輸入電壓到接地電壓,由此而導

5、致由電阻組成的電壓偏置網絡上非常大的功率消耗。而且,由于電壓調節必須滿足一定的精度要求,當調節范圍較大時,電源誤差電壓的量化值和比較器的個數將會非常多,所需要的邏輯編碼電路也將會非常復雜,從而導致控制器芯片面積也會非常大。所以這種Flash ADC只適合用于電源輸出電壓調節范圍比較小的場合。可見,當用于高速率、高分辨率的場合時,以Flash ADC為代表的傳統ADC,消耗的功率比較大、占用的芯片面積比較大、花費的成本也比較高。 圖1 開關電源數字控制器結構框圖 圖2 用于高頻開關電源的Flash ADC 結構圖 圖4 延遲線ADC 的基本結構2.2 延遲線ADC為了解決上述問題,有學者提出了一

6、種基于延遲線(delay-line 的ADC 結構3。在標準的CMOS 工藝中,信號在邏輯電路中的傳播延遲t d 在一定條件下與供電電壓V DD 成反比,具體關系為,(2DDd DD th V t KV V = (1其中,V th 為MOS 器件的門限電壓,它通常遠小于供電電壓V DD , 從而可看出t d 與V DD 近似成反比。如果將一定數量邏輯門連接起來,便可以組成一個延遲單元。每個延遲單元具有一個輸入端、一個輸出端和一個復位端。如圖3所示為一種可行的延遲單元結構,可以在其中添加更多的邏輯門來實現對單元時延的控制。然后,將若干這樣的延遲單元串接起來,組成一條延遲線,其基本結構如圖4所示。

7、在每個開關周期的開始,從輸入端輸入一個測試信號“start”;經過一個固定的時間間隔(T sample ,產生一個采樣脈沖,將各延遲單元的輸出通過一串D 觸發器采集到寄存器中;在T sample 之后,所有采到的延遲單元輸出被清零。由于信號在邏輯電路中的傳播延遲與電源輸出電壓(即ADC 的供電電壓成反比,因此采樣結果中“1”的個數隨電源輸出電壓的增大而增多。可見,這也是基于“溫度計碼”的轉換方式,它同樣需要另外的編碼電路根據預先確定的參考代碼將其轉換為表示誤差信號的二進制碼。所以,由于編碼電路復雜度的限制,延遲線 ADC 在保持較高精度的基礎上,也只能實現較小范圍的模數轉換。在延遲線的設計中,

8、ADC 的轉換精度決定了每個延遲單元的時延,而ADC 的轉換范圍決定了整個延遲線的長度,即延遲線所包含的延遲單元的個數。在現代亞微米CMOS 工藝中,邏輯門的信號傳輸時延非常短,因此實現幾百千赫茲到幾兆赫茲的采樣率是非常容易的。可見這種ADC 同時可以實現較高的分辨率和較高的轉換速度,以滿足高頻開關電源對ADC 精度和速度的要求。此外,這種延遲線ADC 還具有其它獨特的優點:(1它使用標準的邏輯門,可以通過HDL 等工具語言進行設計;(2不需要任何用于調節精度的外部模擬器件;(3尤其值得一提的是,在某一時間段內測試信號穿過延遲單元數量的多少由該時間段平均電壓的大小決定,因此這種ADC 結構具有

9、非常強的抗噪能力,不易受開關電源尖峰電壓的干擾。 2.3 壓頻振蕩式ADC在一些應用中,也有通過壓頻振蕩器(VCO 獲得電源輸出電壓數字代碼的實例4。在一定電壓范圍 圖5VCO 的壓頻轉換特性內,壓頻振蕩器的振蕩頻率與輸入電壓成正比,如圖5所示。因此可以首先對電源輸出電壓進行預放大,將其調節到該范圍內,然后再作用于壓頻振蕩器。如果電源輸出電壓較大,得到的振蕩次數就多;反之就少。通過計數器可得到振蕩器在一個固定的時間段內的振蕩次數;然后將其與等效于電源參考電壓的參考數值相減,便可得到誤差電壓的數字代碼。為了獲得較為精確的轉換結果,這種方法通常需要較長的計數時間來記取較多的次數,使得留給數字補償器

10、進行運算的時間比較短。因此要求其補償器具有簡便有效的控制算法,否則將會引入較長的時延。3 ADC 的分類論文通過對各種ADC 結構和工作原理的分析,指出ADC 在進行從電壓到數字的轉換過程中涉及三個技術環節:即轉換模式、量化方法、電路類型。根據這三個技術環節,我們將適用于高頻開關電源的各種ADC 進行了合理的分類,從而明確各種類型ADC 的優缺點,并在此基礎上首次提出了“混合并用”的思想,以取長補短。3.1 直接轉換和間接轉換模擬信號與數字信號共同存在于數字控制的開關電源中,因此數字控制器必須首先將所需的連續的模擬信號轉換為離散的數字信號,才能用于數字控制器內核的運算,從而產生控制效果。在電壓

11、型開關電源中,ADC 需要將電壓信號轉換為數字信號,然而這種轉換可以是直接的轉換,也可以是間接轉換。由此,可以將ADC 分為:直接轉換模式、間接轉換模式。例如,Flash ADC 便是基于直接轉換模式的ADC ,它將電源輸出電壓直接與偏置網絡上各電壓分格進行比較,從而得到誤差電壓的數字代碼;其中也包括那些只含有2個比較器5或1個死區(dead-zone 比較器6的簡易Flash ADC 。再如,延遲線 ADC 和VCO 都是基于間接轉換模式的ADC ,其電壓到數字的轉換需要經過時間或頻率信號。延遲線ADC 通過電源輸出電壓影響測試信號在延遲線上的傳播時延來改變相應的數字代碼;而基于VCO 的A

12、DC 是通過電源輸出電壓影響VCO 的振蕩頻率來改變相應的計數代碼。直接轉換模式需要由較大的電信號來產生量化信息,這樣就不可避免地產生較大的功耗(尤其是在ADC 轉換量程較大的時候,使得電源整體的用電效率較低。而間接轉化模式可以利用較小的電信號驅動其它信號(如時間或頻率信號,從而降低功耗。此外,間接轉換模式一般可以由數字電路實現,從而比基于直接轉換模式的模擬電路具有更好的抗干擾能力。因此,基于間接轉換模式的ADC 正越來越受到學者和研究人員的青睞。3.2 均勻量化和非均勻量化模數轉換中量化操作的目的是將某一連續的模擬量區間與由N 個離散值組成的集合相對應,并且將區間的某一個模擬值與集合中的某一

13、個元素相對應。集合中兩個相鄰元素所代表的模擬值之間的差值稱為量化間距,根據是否所有的量化間距均相等,可以將ADC 的量化方法分為:均勻量化方法、非均勻量化方法。例如,一般常用的Flash ADC 、延遲線ADC 、以及VCO ADC ,均為基于均勻量化方法的ADC 。又如,文獻7中曾提出一種基于代碼表的非均勻量化方法,它將電源輸出電壓與一個非均勻分段的參考偏置網絡進行比較,其輸出結果通過編碼表被轉換成相應數字代碼。基于均勻量化方法的ADC 通常具有比較好的線性化特性,但是由于某些結構需要復雜的編碼電路,使其在保持高分辨率的前提下只能實現非常小的轉換范圍。而基于非均勻量化方法的ADC ,雖然丟失

14、了一定的線性化特性,但是由于其量化間距可以隨意設置,從而使ADC 在轉換范圍、精度以及位數等技術環節的設計上增添了許多靈活性,如:(1可以單方面追求高精度、大轉換范圍,或者同時實現高精度和大轉換范圍;(2所需的位數大為減少,從而帶來存儲器尺寸的減少。可見,這兩種量化方法各有優缺點,因此,可以設想將兩種量化方法“混合并用”,以便取長補短,實現最優的整體性能。本節為ADC提出了混合量化的思想,即在設計量化分格的時候,在電源參考電壓的附近使用均勻量化方法,以使電源輸出電壓的轉換在此處具有良好的線性化特性,從而改善對輸出電壓細調的性能;在遠離電源參考電壓的地方使用指數量化方法,以通過粗調來增大ADC的

15、電壓轉換范圍,并且改善粗調與微調的過渡過程。3. 3 組合電路和時序電路一般情況下,ADC中需要有一部分數字電路來產生可用的數字代碼,而數字電路通常可分為組合電路和時序電路。由此,可以將ADC的電路類型分為: 組合電路類型、時序電路類型。例如,Flash ADC和延遲線ADC中帶有將“溫度計碼”轉換為二進制碼的編碼器,因此它們是基于組合電路類型的ADC。又如,VCO ADC中需要計數器來記錄一個固定時段內振蕩器的振蕩次數,顯然可以將其理解為將頻率信號轉換成數字信號的時序編碼器,因此VCO ADC可以歸為基于時序電路的ADC。時序電路通常具有結構簡單、尺寸小等優點,但通常需要較長的工作周期,如計

16、數器需要經過相對較長的時間來記錄振蕩器的振蕩次數,以便給出較高的轉換精度,從而留給補償器完成運算工作的時間較短,因此要求補償器的控制算法必須簡單有效。組合電路通常具有處理速度快的優點,但電路結構較為復雜,因此占用芯片面積較大。鑒于上述兩種數字編碼電路的優缺點,可以設想將兩種類型的編碼電路“混合并用”,以降低對其各自的技術要求。為此,我們提出了ADC的混合編碼的思想,例如可以將編碼器分成兩部分,用VCO的計數器進行高m位的粗略編碼和用“溫度計碼”的編碼器進行低n位精確編碼。高m位用于存儲VCO的振蕩次數,由于m較小,計數時間無需太長,從而縮短VCO ADC 原來所需的長轉換時間;低n位用于存儲“

17、溫度計碼”編碼器的輸出結果,由于n較小,編碼器較為簡單,從而降低了原來“溫度計碼”編碼電路的復雜度。所得(m+n位的數字代碼既能同時保證所需的精度和轉換范圍,又避免了較長的轉換時間和較高的電路復雜度。4 總結本文分析和總結現有的適用于高頻開關電源數字控制器的ADC的架構和工作原理,并通過合理的分類明確了各種類型ADC架構的優缺點。這些總結歸納工作能夠幫助人們更加深刻全面地理解它們工作原理,從而促進了演繹工作的開展,有助于人們設計出適用于高頻開關電源的性能更好、結構更加簡單的ADC,以提高其數字控制器的性價比。參考文獻:1 Maksimovic D., Zane R. and Erickson

18、R.,“Impact ofdigital control in power electronics,”in Proc. ISPSD04.24-27 May 2004 pp. 13-22.2 Jinwen Xiao, Peterchev A.V. and Sanders S.R.,“Architecture and IC implementation of a digital VRMcontroller”, in Proc. PESC 2001, vol. 1, 17-21 June 2001pp. 38-47.3 Patella B.J., Prodic A., Zirger A. and Maksimovic D.,“High-frequency digital PWM controller IC for DC-DCconverters”, Power Electronics, vol.18, Issue 1, Part 2,Jan.2003 pp. 438-446.4 Matsuo H., Mimura