時序邏輯電路課后習題答案_第1頁
時序邏輯電路課后習題答案_第2頁
時序邏輯電路課后習題答案_第3頁
時序邏輯電路課后習題答案_第4頁
全文預覽已結束

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、第9章習題解答9.1 題9.1圖所示電路由D觸發器構成的計數器,試說明其功能,并畫出與CP脈沖對應的各輸出端波形。解:(1)寫方程時鐘方程:;驅動方程:;狀態方程:;(2)列狀態轉換表 (3)畫狀態轉換圖(4)畫波形圖(5)分析功能該電路為異步三位二進制減法計數器。9.6 已知題9.6圖電路中時鐘脈沖CP的頻率為1MHz。假設觸發器初狀態均為0,試分析電路的邏輯功能,畫出Q1、Q2、Q3的波形圖,輸出端Z波形的頻率是多少? 解:(1)寫方程時鐘方程:驅動方程:;狀態方程: ;輸出方程:(2)列狀態轉換表 (3)畫狀態轉換圖(4)畫波形圖(5)分析功能該電路為能夠自啟動的同步5進制加法計數器。Z

2、波形的頻率為200K. 9.10 同步十進制計數呂74LS160的功能表如表題9.10所示,分析由74LS160芯片構成的題9.10圖所示計數器的計數器長度。題9.10CTTCTPCP芯片功能0××××清 零10××預置數1111計 數1101×保 持11×0×保 持解:(a)由圖可得狀態轉換表為:該計數器的計數長度為8.(b)由圖可得狀態轉換表為:該計數器的計數長度為7.9.12 應用同步四位二進制計數器74LS161實現模11計數。試分別用清除端復位法與預置數控制法實現。74LS161功能表見表題9.

3、8。 表題9.8輸 入輸 出CTTCTPCPD3Q0Q3Q00×××××010××d3d0d3d01111×計數110×××保持,C0=011×0××保持解:(1)清除端復位法因為是異步清零,所以實現11進制共需12個狀態。狀態轉換表為:(2) 預置數控制法因為是同步置數,所以實現11進制共需11個狀態。設初始狀態為,則狀態轉換表為: 9.14 試用兩片74LS210構成一個模25計數器,要求用二種方法實現。74LS210的功能表見表題9.13。 表題 9

4、.13輸 入輸 出CPR0(1)·R2(2)S9(1)·S9(2)Q4Q3Q2Q1×100 0 0 0×011 0 0 100計 數解:(1)將兩片74LS210先接成100進制,再實現25進制。(2)由5×5實現 9.20 已知邏輯圖和時鐘脈沖CP波形如圖9.20所示,移位寄存器A和B均由維持阻塞D觸發器組成。A寄存器的初態Q4AQ3AQ2AQ1A=1010,B寄存器的初態Q4BQ3BQ2BQ1B=1011,主從JK的初態為0,試畫出在CP作用下的Q4A、Q4B、C和QD端的波形圖。解:各端波形如圖所示: 9.26 試求101序列信號檢測器的狀態圖,檢測器的功能是當收到序列101時輸出為1,并規定檢測的101序列不重迭,即: X:0101011101 Z:0001000001解:設初始狀態為,:表示接收到一個“1”時的狀態:表示接收到一個“0”時的狀態:表示接收到第二個“1”時的狀態狀態圖為: 9.35 用JK觸發器設計具有以下特點的計數器: (1)計數器有兩個控制輸入C1和C2,C1用以控制計數器的模數,C2用以控制計數的增減;(2)若C1=0,計數器模=3;如果C1=1,則計數器模為4;(3)若C2=0,則為加法計數;若C2=1則為減

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論