1、Computer Organization & Design柳星柳星College of Computer Science and Technology, Zhejiang UComputer Organization & Design實驗實驗二二集成替換集成替換CPU核核 -IP核設計核設計CPUCourse Outline實驗目的與實驗目的與實驗環境實驗環境實驗任務實驗任務實驗原理實驗原理實驗操作與實現實驗操作與實現實驗目的1.掌握CPU的核心組成結構：數據通路與控制器2.設計數據通路的ALU功能部件3.設計數據通路的寄存器功能部件3實驗環境實驗設備1. 計算機（Intel

2、 Core i5以上，4GB內存以上）系統 2. Spartan-3 Starter Kit Board開發板3. Xilinx ISE14.4及以上開發工具材料無4Course Outline實驗目的與實驗目的與實驗環境實驗環境實驗任務實驗任務實驗原理實驗原理實驗操作與實現實驗操作與實現實驗任務1. 用IP核集成CPU并替換實驗三的CPU核此實驗在Exp03的基礎上完成2. 設計數據通路部件并作時序仿真：ALURegister Files6課程大綱實驗目的與實驗目的與實驗環境實驗環境實驗任務實驗任務實驗原理實驗原理實驗操作與實現實驗操作與實現各次實驗的思維體系 d = fun(a, b);

3、4a:60 91 02 02 ldsr22, 0 x0202 4e:70 91 03 02 ldsr23, 0 x0203 52:80 91 00 02 ldsr24, 0 x0200 56:90 91 01 02 ldsr25, 0 x0201 5a:0e 94 38 00 call0 x70; 0 x70 5e:20 91 08 02 ldsr18, 0 x0208 62:33 27 eorr19, r19 64:27 fd sbrcr18, 7 66:30 95 comr19 68:28 0f addr18, r24 6a:39 1f adcr19, r25指令部分數據通道部分部分CPU

4、控制器部分控制器部分數據通道數據通道第二次實驗第三次實驗第四次實驗第三次實驗：數據通道部分第三次實驗：數據通道部分第四次實驗：控制器部分（指令譯碼）第四次實驗：控制器部分（指令譯碼）計算機體系結構CPU內存內存輸入輸出設備輸入輸出設備控制單元控制單元數據通路數據通路ALU運算器運算器寄存器寄存器多路選擇器多路選擇器 硬件硬件軟件軟件輸入輸入: PS2鼠標、鼠標、SW開關、開關、BUT按鍵按鍵輸出輸出: VGA接口、接口、7段譯碼管、段譯碼管、LED燈顯示燈顯示計算機系統計算機系統CPU部件之1-數據通路：Data_path數據通路CPU主要部件之一基本功能具有通用計算功能的算術邏輯部件具有通用

5、目的寄存器具有通用計數所需的盡可能的路徑本實驗用IP 軟核- Data_path核調用模塊Data_path.ngc核接口信號模塊(空文檔)：Data_path.v核模塊符號文檔：Data_path.symCPU部件之2-控制器：SCPU_ctrlSCPU_ctrlCPU主要部件之一基本功能指令譯碼產生操作控制信號：ALU運算控制產生指令所需的路徑選擇本實驗用IP 軟核- SCPU_ctrl核調用模塊SCPU_ctrl.ngc核接口信號模塊(空文檔)：SCPU_ctrl.v核模塊符號文檔：SCPU_ctrl.sym數據通道子模塊1. ALU運算器部分2. Registers部分數據通路的功能部

6、件之一：ALU實現5個基本運算整理邏輯實驗八的ALU邏輯圖輸入并仿真ZeroResultOverflowABAlu OperationALU Control LinesFunctionnote000And兼容兼容001Or兼容兼容010Add兼容兼容110Sub兼容兼容111Set on less than100nor擴展擴展101srl擴展擴展011xor擴展擴展硬件描述參考代碼module alu(input A, B, input2:0 ALU_operation, output31:0 res, input zero, overflow); wire 31:0 res_and,res_

7、or,res_add,res_sub,res_nor,res_slt; reg 31:0 res; parameter one = 32h00000001, zero_0 = 32h00000000; assign res_and = A&B; assign res_or = A|B; assign res_add = A+B; assign res_sub = A-B; assign res_slt =(A B) ? one : zero_0; always (A or B or ALU_operation) case (ALU_operation) 3b000: res=res_a

8、nd; 3b001: res=res_or; 3b010: res=res_add; 3b110: res=res_sub; 3b100: res=(A | B); 3b111: res=res_slt; default: res=32hx; endcase assign zero = (res=0)? 1: 0;endmodulealways (*)case (ALU_operation) 3b000: res=A&B; 3b001: res=A|B; 3b010: res=A+B; 3b110: res=A-B; 3b100: res=(A | B); 3b111: res=(A

9、B) ? one : zero_0; default: res=32hx; endcase數字系統的功能部件之一：Register files實現3232bit寄存器組優化邏輯實驗Regs行為描述并仿真結果端口要求二個讀端口：R_addr_AR_addr_B一個寫端口，帶寫信號Wt_addrL_SCourse Outline實驗目的與實驗目的與實驗環境實驗環境實驗任務實驗任務實驗原理實驗原理實驗操作與實現實驗操作與實現設計工程：OExp04-IP2CPU分解CPU為二個IP核在Exp03工基礎上用二個IP核構建CPU頂層模塊延用Exp03模塊名：Top_OExp04_IP2CPU.sch邏輯實

10、驗輸出模塊優化ALU模塊優化Register Files模塊優化設計要點實驗第一部分：IP核設計CPU-用二個第三方IP核集成CPU清理Exp03工程移除工程中的CPU核Exp03工程中移除CPU核關聯刪除工程中CPU核文件SCPU.ngc 和 SCPU.v 文件在Project菜單中運行：Cleanup Project Files 建議用Exp03資源重建工程除CPU核命名：OExp04-IP2CPUExp03需要清理的核拷貝二個IP核的Symbol文件到當前工程目錄：增加SCPU_ctrl.sym、Data_path.sym拷貝二個IP軟核.ngc文檔到當前工程目錄：SCPU_ctrl.n

11、gc、Data_path.ngc接口文件SCPU_ctrl.v、Data_path.v用邏輯原理圖輸入CPU設計Ex04工程代碼結構Exp04完成CPU設計后的模塊調用關系實驗第二部分：邏輯原理圖輸入設計ALU邏輯原理圖輸入信號擴展模塊注意：加減器做減法時用補碼是注意：加減器做減法時用補碼是3131位位為了和無符號加法兼容需要擴展符號位為了和無符號加法兼容需要擴展符號位定制符號非標準件拷貝下列模塊符號到ALU工程目錄：（Exp01提供）and32、or32、ADC32、xor32、nor32、srl32、SignalExt_32、mux8to1_32、or_bit_32ALU測試激勵參考代碼A

12、=32hA5A5A5A5;B=32h5A5A5A5A;ALU_operation =3b111;#100;ALU_operation =3b110;#100;ALU_operation =3b101;#100;ALU_operation =3b100;#100;ALU_operation =3b011;#100;ALU_operation =3b010;#100;ALU_operation =3b001;#100;ALU_operation =3b000;#100;A=32h01234567;B=32h76543210;ALU_operation =3b111;ALU模塊調用結構仿真通過后封裝

13、邏輯符號ALU_Simulation結果參考RTL-Schematic實驗第三部分：設計Registers組非常非常精練的參考代碼35Module regs(input clk, rst, L_S, input 4:0 R_addr_A, R_addr_B, Wt_addr, input 31:0 wt_data output 31:0 rdata_A, rdata_B );reg 31:0 register 1:31; / r1 - r31 integer i;assign rdata_A = (Rs_addr_A = 0) ? 0 : registerreg_Rd_addr_A; / readassign rdata_B = (Rt_addr_B = 0) ? 0 : registerreg_Rt_addr_B; / readalways (posedge clk or posedge rst) begi