1、* *基于 DDWS 的任意波形發生器的設計* * *基于 DDWS的任意波形發生器的設計隨著科學實驗和研究需求的不斷發展， 傳統的信號發生器在一些特定的場合已經不能滿足要求， 因為在許多應用及研究領域， 不但需要一些規則的信號， 同時還需要一些不規則信號用于系統特性的研究， 如某些電子設備的性能指標測試、系統中各種瞬變波形和電子設備中出現的各種干擾的模擬研究， 就需要能提供一些非常規測試信號甚至是任意信號的信號源， 即能產生現場所需波形的任意波形發生器。任意波形發生器在電子測量、 雷達、通信、遙測遙感以及電子等領域有著不可或缺的優勢， 它可以通過數字方式精確地控制和發生模擬有限帶寬信號， 通

2、過相位累加功能使相位與波形采樣點數據產生關聯， 并可通過相位的方式以一定的頻率查找輸出波形數據， 經過數模轉換獲得用戶所需要的待合成模擬信號， 而對相位的控制和運算可以通過數字的方法較方便的實現。直接數字合成（ DDS-Digital Direct Synthesis ）芯片是研究開發任意波形發生器的核心器件。運用 DDS 技術生產的任意波形發生器不僅能夠產生正弦波、方波、三角波等固定波形，還可以產生任意編輯的波形。1 原理介紹1.1DDS 基本結構奈奎斯特定理告訴我們，對一個有限帶寬時間連續的模擬信號進行采樣時，如果采樣頻率大于該模擬信號最高頻率的兩倍時， 可通過采樣后的數字信號還原出原始模

3、擬信號。 而 DDS 技術解決的是將已數字化的模擬信號通過一種數字合成方法模擬化的問題， 即它解決的是將基于奈奎斯特定理數字化了的模擬信號以數字的方式合成后恢復原始模擬信號的問題。典型的 DDS 系統由相位累加器、波形 ROM 、數字 / 模擬信號（ D/A ）轉換器以及低通濾波器 (LPF) 組成，如圖 1 所示。KN波形 ROMD/A轉換器f 0相位累加器低通濾波器f c圖 1 DDS 基本結構* *圖 1 中的相位累加器結構如圖 2所示。相似量化N位序列加法器寄存器K N位N位N位f c圖 2 相位累加器結構示意圖相位累加器由一個 N 位加法器和 N 位寄存器構成，通過把一個時鐘的累加結

4、果反饋回加法器的輸入端實現累加功能。 從而使輸出結果每一個時鐘周期遞增K。這里的 N 是相位累加器的字長，這里的 K 稱頻率控制字。波形 ROM 示意圖如圖 3 所示。當 ROM 地址線上的地址（相位）改變時，數據線上輸出相應的量化值 (幅度量化序列 )。正弦幅度量相位量化序列序列地址數據波形 ROM圖 3 波形 ROM示意圖D/A 轉換器將波形 ROM 輸出的幅度量化序列轉化成對應的電平輸出， 將數字信號轉換成模擬信號。 但輸出波形是一個階梯波形， 必須經過抗鏡像濾波， 濾除輸出波形中的鏡像才能得到一個平滑的波形。 抗鏡像濾波器一般是一個低通濾波器，它要求在輸出信號的帶寬內有較平坦的幅頻特性

5、， 在輸出鏡像頻率處有足夠的抑止 。1.2DDS 性能參數a)相對帶寬頻率控制字 K 唯一地確定一個單頻模擬余弦信號 s tcos 2 f0t 的頻率 f0K(1)f02 N fc當頻率控制字 K=1時，直接數字合成器輸出的信號頻率是最低輸出頻率，f0 minfc 2 N ，當相位累加器的字長很大時，最低輸出頻率可達Hz 。直接數字合* *成器輸出最高頻率受到時鐘頻率和抽樣定理的限制。也就是說f 0max1 2 fc 。在實際的應用中考慮到輸出濾波器的非理想特性，一般認為直接數字合成器最高輸出頻率為 0.4fc 。直接數字合成器輸出頻率取決于相位累加器字長N ，頻率控制字 K以及時鐘頻率 fc

6、 。輸出頻率范圍是指頻率合成器的最小輸出頻率與最大輸出頻率之差 f 0maxf0min 表示， f0maxf0min 越大輸出頻率范圍越大，也可用相對帶寬公式 (2)表示。f0maxf0min2(2)ff0minf0maxb) 頻率分辨率頻率合成器的輸出頻率值是不連續的， 直接數字合成器的分辨率就是直接數字頻率合成器的最小頻率步進， 也就是它的最小輸出頻率或輸出頻率的最小間隔。即ffc(3)2Nf0 minc) 頻率轉換時間直接數字合成器的頻率轉換時間可以近似認為是實時的。 這是因為它的相位序列在時間上是離散的， 在頻率控制字改變以后， 要經過一個時鐘周期以后才能按照新的相位增量累加， 所以也

7、就是說， 它的頻率轉換時間就是頻率控制字的傳輸時間，即一個時鐘周期。 若時鐘周期為 100MHZ ，則頻率轉換時間為 100ns 。時鐘頻率越高， 轉換時間就越短， 但再也不能小于數字門電路的延遲時間。 轉換時間或可用頻率切換時間概念描述， 即指的是頻率合成器輸出頻率由一個頻率點切換到另一個頻率點并達到穩定所需要的時間。 該指標與頻率合成所采用的技術有密切關系。d) 頻率穩定度頻率穩定度指的是在一定時間間隔內輸出頻率值與標準頻率值間的偏差， 分為長期頻率穩定度，短期頻率穩定度和瞬態頻率穩定度三種。e) 頻率變化輸出信號相位連接由直接數字合成器的工作原理得知： 改變直接數字合成器的輸出頻率，上是

8、改變每次的相位增量，即改變相位函數的增長速率。當頻率控制字由實際K1 變為 K2 之后，它是在已有的積累相位 Nk1 之上，再每次積累 K2 ，相位函數曲線是連續的，只是在改變頻率的瞬間其斜率發生了突變， 因而保持了輸出信號相位的連續。直接數字合成器輸出信號的相位是不連續的， 而間接頻率合成器雖然輸* *出信號相位是連續的， 但頻率轉換時間較長。 在有些場合， 對信號的相位連續有嚴格要求，這是因為信號的相位不連續。 可能導致頻譜的擴散， 不利于頻譜資源的有效利用。f) 任意波形的輸出由直接數字合成器的工作原理得知， 輸出信號的波形取決于在 RAM 中存放的函數表格。如果在 RAM 中存放正弦函

9、數或余弦函數，即可輸出正弦波形或余弦波形。若在 RAM 中存放三角波、鋸齒波和方波等函數，則可以輸出所需的波形。根據 DDS 的原理及其參數可知， 其頻率分辨率高，輸出頻點多，可達 2N 個，相比較而言，其分辨率遠遠高于傳統的頻率合成方法的分辨率。此外，DDS 不需要通過相位反饋來實現頻率合成，所以頻率的建立以及切換相對來說很快，切換速度可用s來表示，在DDS 中各個部分相對獨立。因為DDS 中需要的信號頻率、相位、幅度都是由數字信號部分控制，如調制部分可以由K 控制，如果在進行chirp條只是，只用在K 前再加上累加器即可；調相時在PC 輸出端直接加上調制信號； 調幅時直接在 ROM 表輸出

10、端對幅度進行控制， 因此可以預置內部 PC 的初始值來精確控制輸出信號，因此， DDS 可實現各種數字調制。2 方案設計從以上分析可知， DDS 具有產生任意波形、輸出相位噪聲低等優點，適用于實現任意波形發生器。 DDS 可分為直接數字頻率合成（ DDFS ）和直接數字波形合成（ DDWS ）。 DDFS 與 DDWS 具有各自特點，在 DDFS 技術中，采樣頻率是固定的，當產生信號的函數波形相同而頻率不同時，僅需改變頻率控制字，而不需要將波形查找表中的數據作任何變動。 DDFS 在產生常規窄帶信號時質量較好，且頻率切換速度快。 DDFS 通過取相位累加器的高 M 位作為正弦查找表地址來解決存

11、儲器容量有限的問題 $但由此產生了相位截斷，在輸出信號中引入雜散。同時，當波形突變時易失真。 DDWS 以采樣頻率逐點輸出信號波形數據，只需提前將波形數據導入存儲器中即。可在產生信號時， DDWS 需提前計算信號波形點數與采樣時鐘頻率的關系， 一旦將數據導入存儲器， 信號的頻率就將固定下來。在產生常規信號時， DDWS 較 DDFS 復雜，且不能隨意改變信號頻率。但 DDWS 不存在相位截斷問題，在用作產生不要求頻率易變的非常規信號（如 Chirp 信號）時，能更精確地還原波形。同時，采用 DDWS 技術可以與預失真和相位調制結合，二 DDFS 技術卻不具備這種潛力。用 DDWS 產生 Chi

12、rp 信號K,2K,3K* *具有結構簡單、精度高的優點，是一種極具競爭力的方案。因此，本方案將采用DDWS 實現任意波形發生器，并用上位機發數據，通過 USB 或串口下發。其設計框圖如圖4 所示。上位機顯控界面參數設置USB 或串口下發數據控制接口高速存儲器地址生成FPGA功能實現D/A轉換時鐘控制邏輯系統時鐘低通濾波波形輸出示波器圖 4 任意波形發生器系統框圖圖中采用 FPGA 設計 DDWS 電路，這種方法比采用專用 DDS 芯片更為靈活因為只要改變 ROM 的數據，就可以產生任意波形， 因而具有相當大的靈活性。數據控制接口中的相位累加器是 DDWS 技術的核心，類似一個計數器，有時鐘信

13、號上升沿觸發。 頻率控制字 K 控制相位累加器的步長， 每來一個上升沿，相位累加器前一次的基數與頻率控制字 K 相加，得到新相位。新相位作為 ROM查詢表的地址（圖中的地址生成） ，設基地址為 0，則依次按照順序讀取相應的波形數據（共 2N 個頻點），如圖 5 所示。當相位累加器累加滿量程時，會產生一次溢出， 完成這一個周期， 產生了一個周期的信號。 相應的查找表經過一個循環，回到初始位置，開始產生下一個周期的信號。信號經過 D/A 轉換輸出階梯波形， D/A 轉化器后接一低通濾波器， 用于濾除階梯信號中的諧波分量。感興趣的波形在示波器中顯示。以正弦波為例， DDWS 實現波形產生的流程如*

14、*圖 6所示。地址0.K2K.數據01.K.2K. 2N-1圖 5ROM 尋址相位累加器高速存儲器D/A轉換低通濾波器圖 6 DDWS生成波形過程3 仿真結果根據前文分析的DDWS 實驗原理和參量計算等知識，用Matlab仿真平臺編程驗證。以線性調頻信號和單頻為例，作如下仿真。產生基準信號， 該信號用于做查找表， 基準信號點數為1024 點，存儲在高速 ROM 中。* *圖 7產生線性調頻信號，設置 N=10 ，初相 0 =0 ，起始頻率 f =200Hz ，帶寬 B=100Hz ，采樣率 Fs =1000Hz 。圖 8產生線性調頻信號，設置 N=10 ，初相 0 =0 ，起始頻率 f =10

15、Hz ，帶寬 B=50Hz ，采樣率 Fs =1000Hz 。圖 9產生單頻信號，設置N=8 ，初相0 =0 ， f =30Hz ，采樣率 Fs =1000Hz 。* *圖 10產生單頻信號，設置N=10 ，初相0 =0 ， f =30Hz ，采樣率 Fs =1000Hz 。圖 11產生單頻信號，設置 N=10 ，初相0 =0 ， f =300Hz ，采樣率 Fs =1000Hz 。* *圖 12圖 7 為產生的基準信號，從圖 8、圖 9、圖 10 和圖 11 相比可以看出可以改變頻率控制字 K 來實現對產生的頻率的控制。 從圖 8 和圖 10 可以看出，為了產生 30Hz 的信號，量化位數 N 越大，則產生的頻率精度越高。 理想情況下 DDWS產生出的波形頻率可以無限逼近信號真實頻率， 但是隨之付出的代價是更多的高速存儲單元。圖 11 和圖 12 是用 DDWS 產生出的線性調頻信號，起始頻率為200Hz ，帶寬 100Hz ，從圖 8 至圖 12 可以看出， DDWS 可以實現任意的波形發生器的設計。4 分析總結理論分析和仿真證明，在一定條件下 DDWS 可實現任意波形，且其能夠產生復雜調制波形， 不存在相位截斷問題， 在用作產生不要求頻率易變的非常規信號時，能精確地還原波形。 DDWS 采用波形存儲直讀法實現基帶信號的產生卻可以方便地對