1、High-k與Low-k的分析近十年來CPUk者每發表1款新主打CPU就會順帶標榜該芯片所用的制程技術,最初只標榜尺寸縮密性制程,而近五年來更是強調各種新材質性制程,倘假設不去了解新材質制程的意義,那么也將愈來愈不了解新CPU勺價值意義過去舊MB電子發表Low k Dielectric低介電質絕緣,或稱：低介電常數絕緣制程技術時,人們沒有投入太多的注目,而今Intel在45nmeI程的芯片產品發表后, 也連帶在45nm制程內使用了 High k/Metal Gate 高介電質金屬閘極技術,使的最近筆者經常被人問及： Low k制程與High k制程到底有何不同？問此問題的人由于被名稱所迷惑,認

2、為Low k與High k是相互矛盾的技術,且半導體業者都紛紛標榜Low k、High k等新制程技術能為芯片電路帶來新的提升效益,因此迷惑也就 加深,所以以下本文將對此進行更多討論.一、LOW-K在集成電路內部,由于 ILDInter Layer Dielectrics,層間電介質的存在,導線之間就不可防止地存在分布電容,或者稱之為寄生電容.分布電容不僅影響芯片 的速度,也對工作可靠性構成嚴重威脅.從電容器容量計算公式中我們可以看出,在結構不變的情況下,減少電介質的k值,可以減小電容的容量.因此,使用 low-k電介質作為ILD,可以有效地降低互連線之間的分布電容,從而可使芯片總體性能提升1

3、0%左右.（1） Low-k 的作用集成電路的速度由晶體管的柵延時Gate Delay和信號的傳播延時PropagationDelay兩個參數共同決定,延時時間越短,信號的頻率越高.柵延時主要是由MOS管的柵極材料所決定,使用 high-k材料可以有效地降低柵延時.傳播延時也稱為RC延時RC delay , R是金屬導線的電阻,C是內部電介質形成的電容.RC延時的表達式為：TRC=£ L2/TD注 ：公式中p為金屬的電阻率,£ 也記做 k是電介質的介電常數,L為導線長度,T是電介質厚度,D為金屬導線厚度.該公式反映了電路參數對 TRC的影響,公式中雖沒有出現電阻R和電容C兩

4、個符號,但又都與這兩個參數有關.電阻率p、導線的長度 L、導線厚度 D三個參數與電阻 R有關,而介電常數£、導線長度 L兩個參數與電容C的大小有關.金屬材料和絕緣材料對傳播延時都會產生影響.由于銅(Cu)導線比鋁(Al)導線的電阻更低,FSG比SiO2的k值低,所以,銅互連與low-k工藝的同時應用,將使得傳播延時變得越來越短了.當一條傳輸線傳送信號時,通過互感(磁場)在另一條傳輸線上產生感應信號,或者通過電容(電場)產生耦合信號,這兩種現象統稱為串音干擾,簡稱“串擾 (crosstalk) .串擾可使相鄰傳輸線中出現異常的信號脈沖,造成邏輯電路的誤動 作.耦合串擾是由導線間的寄生電

5、容引起的,根據容抗表達式XC=1/2兀fC 可知：電容的容量 C越大,XC越小,信號越容易從一根導線穿越電介質到達另一根導線,線路 間的串擾就越嚴重；信號的頻率 f越高,脈沖的上升、 下降時間越短,串擾也越嚴重.由于CPU速度不斷攀升,信號頻率f目前已超過 3GHz.但是,線路串擾已經成為進一步提升頻率的限制條件,芯片技術的開展面臨巨大挑戰.鑒于k值與分布電容之間的因果關系,尋求 k值更低的ILD材料,最大程度地降低串擾影響,是保持芯片微型化 和高速化開展的一個有效途徑.從上面的分析可以得出兩個結論：首先,芯片中使用low-k電介質作為ILD ,可以減少寄生電容容量,降低信號串擾,這樣就允許互

6、連 線之間的距離更近,為提升芯片集成度掃清了障礙；其次,減小電介質k值,可以縮短信號傳播延時,這樣就為提升芯片速度留下了一定空間.（2） Low-k材料的選擇Table 1 History SummaryItemsMetalDielectricConventionalAlSiO2 (K=4.0)IBM, 1997/JulCuSiO2 (K=4.0>Intel, 1998AlFSG (K=3.6)Motorola, 1998CuFSG(K=3.6)Applied Material, 1998CuLOW-K (K=2.7)Table 2 Current Industry StatusItem

7、sMetalDielectric0.13 um, 90 nmCuFSG(K=3.6)90 nm, 65 nmCuLow-K (K=2.9)45-28 nmCu22 - 15nmCu要談論Low k制程技術,就免不了要談論 Copper Interconnect簡稱：銅互連制程技術,由于Copper Interconnect 與Low k Dielectric是相輔相成的,前者用來強化線路的傳導性,后者用來降低線路間的絕緣性.由于半導體制程的不斷進步,集成電路的尺寸愈來愈小、電路愈來愈密,同時工作頻率 愈來愈快,在到達 GHZ勺頻率頻率、線路寬度小于 250nmB寸,芯片內電路內的寄生電阻效應、

8、 寄生電容效應也就愈來愈嚴重,進而使頻率無法再提升,此稱為阻容延遲、阻容遲滯RCDelay , RC Delay不僅阻礙頻率成長,同時也會增加電路的無謂功耗.寄生電阻的問題來自于線路本身的電阻性,如果可以用電阻值更低、傳導性更佳的線路材質,寄生電阻的問題就可以舒緩.而寄生電容那么是由于線路與線路間的絕緣性過高,如果可以降低絕緣性,那么寄生電容的問題也可以舒緩.所以,IBM股電子即是舊M的半導體事業部、半導體部門提出銅制程,將原本用鋁材質制造的芯片線路俗稱：鋁制程改成用銅 材質來制造,銅的傳導性比鋁更好,電阻值更低,如此就可以解決寄生電阻的問題.解決寄生電阻后,寄生電容問題一樣以換替材料的方式來

9、解決,原本的絕緣材質其絕緣性太高,所以要換替成低絕緣性的材料,也就是低介電值的材料.關于此,過往使用的絕緣材料為二氧化硅SiO2,然取代二氧化硅的方案材料有許多 種,包括：SiLK、FOx、HSQ MSQ Nanoglass、HOSP Black Diamond、Coral、Aurora 等等, 各家半導體廠所支持、 偏好的材質各有不同, 不過所要到達的目標是一致的, 就是降低線路 間的寄生電容.當然,最好的Low k材質就是“沒有材質,線路與線路間不使用任何材質,采“真空作法,如此寄生電容就可以降至最小,舊M于2007年5月發表的Airgap 空隙技術就是此種設想的實現.Low-k技術的缺乏

10、電介質作為芯片必備的一種材料,除了低k值外,電介質材料至少應具備以下三個方面的特性：絕緣性能好、導熱性好、便于制造.進入90nm工藝后,low-k電介質的開發和應用是芯片廠商面臨的難題.由于low-k材料的抗熱性、化學性、機械延展性以及材料穩定性等問題都還沒有得到完全解決,給芯片的制造和質量限制帶來很多困難.采用 low-k材料后,多家芯片大廠的產品都出現過不同程度的問題.與SiO2相比,low-k材料密度較低,這樣帶來兩個問題,一是熱傳導性能較差,不利于芯片內熱量的散發,由此導致芯片熱穩定性變壞；二是銅更容易擴散進入絕緣層材料的孔隙中,不僅影響了互連的可靠性,如果不采取適當防擴散工藝舉措,情

11、況嚴重時會因電解質中銅含量過高而帶來漏電和功耗升高問題.雖然電流泄露途徑主要是“柵泄漏Gate leakage,但"電介質泄漏Dielectric leakage問題也同樣不可忽視.在制造工藝上,由于low-k材料的松軟結構和易滲透性,使得CMP化學機械研磨和清潔工序變得更為艱難,并導致成品率下降和生產本錢的提升.以上所談的都是線路本身與線路間的問題,接下來要談論晶體管在此指數位電路所常用的MOSFET部份的問題,事實上晶體管也由于制程的縮密而面臨一個大問題,那就是漏電Leakage Current ,這包括兩個部份,一是從源極 Source通往汲極Drain 的電流漏往基極Body

12、,在此也可稱Silicon Substrate ,另一是閘極Gate電流漏往基極.對此IBM也提出因應之道,在源極與汲極底下, 以及在基極之上,多埋入1層的絕緣層,該絕 緣層的材料為二氧化硅, 如此就可以減少電流從源極通往汲極時漏往基極,此技術稱為絕緣硅Silicon On Insulator ; SOI制程.二、HIGH-K由于二氧化硅(SiO2 )具有易制性 (Manufacturability) ,且能減少厚度以持續 改善晶體管效能,因此過去 40余年來,處理器廠商均采用二氧化硅做為制作閘極電 介質的材料.當英特爾導入65納米制造工藝時,雖已全力將二氧化硅閘極電介質厚度降低至1.2納米,

13、相當于5層原子,但由于晶體管縮至原子大小的尺寸時,耗電和散熱亦會同時增加,產生電流浪費和不必要的熱能,因此假設繼續采用目前材料,進一步減少厚 度,閘極電介質的漏電情況勢將會明顯攀升,令縮小晶體管技術遭遇極限.為解決此關鍵問題,英特爾正規劃改用較厚的High-K材料(飴hafnium 元素為基礎的物質)作為閘極電介質,取代沿用至今已超過40年的二氧化硅,此舉也成功使漏電量降低 10倍以上.另與上一代 65納米技術相較,英特爾的45納米制程令晶體管密度提升近2倍,得以增加處理器的晶體管總數或縮小處理器體積,令產品較對手更具競爭力,此外, 晶體管開關動作所需電力更低,耗電量減少近 30%,內部連接線

14、(interconnects) 采用銅線搭配 Low-k電介質,順利提升效能并降低耗電量,開關動作速度約加快20%.由于High-k閘極電介質和現有硅閘極并不兼容,英特爾全新 45納米晶體管設計也必須開發新金屬閘極材料,目前新金屬的細節仍屬商業機密,英特爾現階段尚未說 明其金屬材料的組合.目前采用 45納米工藝制造的Penryn處理器在效勞器產品線中被命名為Xeon5400,屬于英特爾第二代四核處理器,主頻最高 3.16GHz ,二級高速緩存最高12 MB英特爾的演示顯示,相比四核英特爾至強5365處理器,在基于SPECjbb2005 發布/測量的數據中,四核英特爾至強X5460系列處理器可在

15、相同平臺提供25% (1.25x) 的性能提升.結合英特爾向后兼容的VT FlexMigration 技術 使用,還可以將效勞器虛擬化集群實時移植到選定的現有及所有未來英特爾至強處理器上.三、HIGH-K 與LOW-K 的不同low-k是一種“絕緣材料.所有材料從導電特性上可分為導體和絕緣體兩種類 型,導電性能良好的材料稱為電的良導體或直接稱為導體,不導電的材料稱為電的不 良導體或者稱作絕緣體.導體中含有許多可以自由移動的電子,而絕緣體中電子被束 縛在自身所屬的原子核周圍,這些電子可以相互交換位置,但是不能到處移動.絕緣體不能導電,但電場可以在其中存在,并且在電學中起著重要的作用.因此從電場的

16、 角度來看,絕緣體也被稱為電介質(dielectric) .正如導體一樣,電介質在電子工程領域有著廣泛應用,電容器內的儲電材料以及 芯片內的絕緣材料等都是電介質.為了定量分析電介質的電氣特性,用介電常數 k(permittivity 或dielectric constant) 來描述電介質的儲電水平.電容 C定義為儲存的電量 Q與電壓E的比值,在相同電壓下,儲存的電量越多,那么說明電容器的容 量越大.電容的容量與電容器的結構尺寸及電介質的k值有關,其中作為儲電材料的電介質的k值對電容容量的大小起著關鍵性作用,制造大容量的電容器時通常是通過選擇高k值的電介質來實現的.不同電介質的介電常數 k相差

17、很大,真空的k值為1,在所有材料中最低；空氣的 k值為1.0006 ;橡膠的k值為2.53.5 ;純潔水的 k值為81.工程上根據k值的不同,把電介質分為高k(high-k)電介質和低 k(low-k)電介質兩類.介電常數k >3.9 時,判定為 high-k ;而k<3.9時那么為low-k . IBM將low-k標準規定為 k< 2.8 ,目前業界大多以2.8作為low-k電介質的 k值上限.High k材質既然能提供更佳的絕緣性,那么SOI的絕緣層也可以使用,將二氧化硅換成High k材質,預計可以讓芯片功耗用電更為收斂,現在已有多家半導體業者準備進行此一替 換,并認為

18、此作法是升級性的SOI技術.四、結語至此,相信各位已能體會 High k、Low k的不同,名稱上看似沖突,實際上卻毫無矛盾,Low k用于芯片線路,High k用于晶體管閘極.更簡單地說,Low k是強化芯片內“前后左右,線路布局的運作速度并減少功耗,High k是強化芯片內“上下,晶體管開啟/關閉的運作速度并減少功耗,兩者各有所職.有了上述所談的各項新制程技術, 摩爾定律才能持續適用下去,人們也才能持續買到更 廉價效能卻更高的芯片. 反之,假設半導體技術與建筑技術一樣, 難有大幅度的技術提升與突 破,那么芯片的價格有可能跟房價一樣,永遠是一平米數萬元的價格.參考文獻1 . Jong-Min Paik , Hyun Park , Young-Chang Joo,Effect of low-k dielectric on stress and stress-induced damage in Cu interconnects, 21 February 2004.2 .