1、第一章數字邏輯習題1. 1數字電路與數字信號圖形代表的二進制數0MSB1.1.4 一周期性數字波形如圖題所示，試計算：(1)周期；(2)頻率；(3)占空比例LSB0 1 211 12(mss)解：因為圖題所示為周期性數字波，所以兩個相鄰的上升沿之間持續的時間為周期,T=10ms頻率為周期的倒數，f=1/T=1/=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%數制將下列十進制數轉換為二進制數，八進制數和十六進制數(要求轉換誤差不大于2-4(2) 127 (4) 解：(2) (127) D= 27-1= () B-1= (1111111) B= (177)

2、O=(7F) H(4) () D=B=O=H二進制代碼將下列十進制數轉換為 8421BCD碼：(1) 43(3) 解：(43) D= (01000011) BCD試用十六進制寫書下列字符繁榮ASCH碼的表示：P28(1) +(2) (3) you (4)43解：首先查出每個字符所對應的二進制表示的ASCH碼，然后將二進制碼轉換為十六進制數表示。(2) “+” 的 ASCH 碼為 0101011 ,則(00101011) B= (2B) H(3) 勺 ASCH 碼為 1000000,(01000000)B=(40)H(3)you 的 ASCH碼為本1111001,1101111,1110101,

3、 對應的十六進制數分別為 79,6F,75(4)43 的ASCH碼為0110100,0110011,對應的十六緊張數分別為34,33邏輯函數及其表示方法在圖題1. 中，已知輸入信號 A, B'的波形，畫出各門電路輸出L的波形。解：(a)為與非，(b)為同或非，即異或第二章邏輯代數習題解答用真值表證明下列恒等式(3) A=B AB AB+ (A B) =AB+AB解：真值表如下ABABABABABABhAB0001011011000010100001100111由最右邊2欄可知，AB與A8AB的真值表完全相同。用邏輯代數定律證明下列等式(4) A+ABC ACD C D E A CD E

4、f+ +( ) = +解：A+ABC ACD C D E-+ +()=A(1 + BC ACD CDE-+=+A ACD CD-=+A CD CD- = +A CD- E用代數法化簡下列各式(3)ABC B( +C)解： ABCB( + CT-=+ +( A B C B C)( + )=AB AC BB BC CB C+ + + +=AB C A B B+ ( + + +1)=AB C+(6) (A+ + + + B A B AB AB)()()()ll ： (A + + + B A B ABAB)()7 )7 5 一=A B?+ A B?+(A+ B A)(+ B)=B +AB+AB=AB+

5、B=A+B=AB(9) ABCD ABD BCD ABCBD-BC + +解：ABCD ABD BCD ABCBD-BC +=ABC D D ABDEC D C + +)+ ( + ) = B AC AD C D( + + + ) = B A C AD( + + + J =BTA C D( + + ) = AB BC B9 +畫出實現下列邏輯表達式的邏輯電路圖，限使用非門和二輸入與非門(1) L = AB+AC(2) L = DAC+ )(3) L=，ABCD + ) (已知函數L (A, B, C, D)的卡諾圖如圖所示，試寫出函數L的最簡與或表達式解：L(ABCDBCDBCDBCDABD+

6、用卡諾圖化簡下列個式(1) ABCD ABCD AB AD A+C +解：ABCD ABCD AB AD A+C +=ABCD ABCD ABC C D D AD B B C C ABC D D+ ( + )( + +)( + )( + +) (十 )=ABCD ABCD ABCD ABCD ABCD ABCD ABCD + +(6) L A B C D (,)W 限,2,4,6,9,13)+ Z2 d(1,3,5,7,11,15)解：L= +A D(7) L A B C D (,)=Z2 n(0,13,14,15)+ Z2d(1,2,3,9,10,11)解：L AD AC AB= +已知邏輯

7、函數L AB BC CA=+ +，試用真值表，卡諾圖和邏輯圖（限用非門和與非門）表不解:1由邏輯函數寫出真值表ABCL000000110101011110011011110111102由真值表畫出卡諾圖3由卡諾圖,得邏輯表達式LABBCAC +用摩根定理將與或化為與非表達式L = AB + BC + AC = AB BC AC? ?4由已知函數的與非-與非表達式畫出邏輯圖第三章習題MOS邏輯門電路種最合適工作在高噪聲環境下根據表題 所列的三種邏輯門電路的技術參數，試選擇一的門電路。表題邏輯門電路的技術參數表VOH (min) / VVOL(max)/VVh (min) / VVL(max) /

8、 V邏輯門A2邏輯門B邏輯門C，計算出邏輯門 A的高電平和低解：根據表題所示邏輯門的參數，以及式（）和式（）電平噪聲容限分別為：%HA =V>Hgn) Vh (min) = 2V=VNLA（max） =VIl （max）VoL（max）=同理分別求出邏輯門B和C的噪聲容限分別為：Vnhb = 1VVnlb =VHC=1V VJLC =電路的噪聲容限愈大，其抗干擾能力愈強，綜合考慮選擇邏輯門C根據表題所列的三種門電路的技術參數，計算出它們的延時-功耗積，并確定哪一種邏輯門性能最好表題邏輯門電路的技術參數表t plh / nst phl / nsPD /mW邏輯門A116邏輯門B568邏輯門

9、C10101解：延時-功耗積為傳輸延長時間與功耗的乘積，即DP= t pdPD根據上式可以計算出各邏輯門的延時-功耗分別為DP = 1 plh +t phl PD = （1 + ns *16mw=* 10-12 j=22同理得出：DP =44PJ DP=10PJ,邏輯門的DP值愈小，表明它的特性愈好，所以邏輯門C 的性能最好.為什么說74HC系列CMOS與非門在+5V電源工作時，輸入端在以下四種接法下都屬于邏輯0:（1）輸入端接地；（2）輸入端接低于的電源；（3）輸入端接同類與非門的輸出低電壓；（4） 輸入端接10k 的電阻到地.解：對于74HC系列CMOS門電路來說，輸出和輸入低電平的標準電

10、壓值為：VOL =, Vl=，因此有：Vi =0< Vl=,屬于邏輯門0(2)Vi <=Vl,屬于邏輯門0(3) Vi <<Vl，屬于邏輯門0(4)由于CMOS管的柵極電流非常小，通常小于1uA,在10kQ電阻上產生的壓降小于10mV即Vi<<Vl=,故亦屬于邏輯0.求圖題 所示電路的輸出邏輯表達式. 解：圖解 所示電路中 L1= AB ,L2= BC ,L3=D ,L4實現與功能，即L4=L1 ? L2? L3,而L= L4 E ,所以輸出邏輯表達式為 L= AB BC D E圖題表示三態門作總線傳輸的示意圖，圖中 n個三態門的輸出接到數據傳輸總線，D1,

11、 D2,Dn為數據輸入端，CS1, CS2CSn為片選信號輸入端.試問：CS信號如何進行控制，以便數據Di,D2,Dn通過該總線進行正常傳輸；(2)CS 信 號能否有兩個或兩個以上同時有效 ？如果出現兩個或兩個以上有效，可能發生什么情況？(3) 如果所有CS信號均無效，總線處在什么狀態？解：(1)根據圖解 可知，片選信號CS1, CS2CSn為高電平有效，當CSi=1時第i個 三態門被選中，其輸入數據被送到數據傳輸總線上，根據數據傳輸的速度，分時地給CS1,CS2CSn端以正脈沖信號，使其相應的三態門的輸出數據能分時地到達總線上(2)CS信號不能有兩個或兩個以上同時有效，否則兩個不同的信號將在

12、總線上發生沖突，即總線不能同時既為 0又為1.(3)如果所有CS信號均無效，總線處于高阻狀態.試分析所示的CMOS電路，說明它們的邏輯功能(A)(B)(C)(D)解：對于圖題（a）所示的CMOS電路，當EN =0時，Ta和 均導通， 和Tna Tpi Tn構成的反相器正常工作，L= A當EN =1時，和 均截止，無論Tp2Tn2 A為高電平還是低電平，輸出端均為高阻狀態，其真值表如表題解所示，該電路是低電平使能三態非門，其表示符號如圖題解（a）所示。圖題（b）所示CMOS電路，EN =0時，導通，或非門打開， 和構成反Tp2 TpiTn相器正常工作，L=A；當EN =1時，截止，或非門輸出低電

13、平，使 截止，輸出端 Tp2 Tni處于高阻狀態，該電路是低電平使能三態緩沖器，其表示符號如圖題解（b）所示。同理可以分析圖題（c）和圖題 （d）所示的CMOS電路，它們分別為高電平使能三態緩沖器和低電平使能三態非門，其表示符號分別如圖題（c）和圖題(a)AL00001110高阻11高阻(b)ENAL00高阻01高阻100111(cAL00101010高阻11高阻為什么說TTL與非門的輸入端在以下四種接法下，都屬于邏輯1:(1)(2)輸入端接高于 10k 的電阻到地。 解：(1)參見教材圖 的集電結和T2 ,2V的電源；(3)輸入端接同類與非門的輸出高電壓電路，當輸入端懸空時，T3管的發射結，

14、使T2Ti管的集電結處于正偏,輸入端懸空；(4)輸入端接Vcc作用于T1T3飽和，使T2管的集電極電位VC2=VCES2+V3E3=+=,而 T 4 管若要導通 V B2=Vc2>V be4+Vd=+=,故 T4 截止。 通，故與非門輸出為低電平，由上分析，與非門輸入懸空時相當于輸入邏輯(2)當與非門輸入端接高于2V的電源時，若T1管的發射結導通，則極電位VbA2+ C1 = o而Vb1>時，將會使 T1的集電結處于正偏， 狀態，使T4截止，與非門輸出為低電平。故與非門輸出端接高于 當于輸入邏輯1。又因 T3飽和導1。VbE1> , T1管的基T2 , T3處于飽和 2V的電

15、源時，相(3)與非門的輸入端接同類與非門的輸出高電平輸出時，若Ti管導通，則Vbi=+=。而若Vb1>時，將使T1的集電結正偏，T2, T3處于飽和狀態，這時VB1被鉗位在，即T1的發射結不可能處于導通狀態，而是處于反偏截止。由( Vb1>,與非門輸出為低電平。1) (2),當(4)與非門輸入端接10kQ的電阻到地時，教材圖的與非門輸入端相當于解所示。這時輸入電壓為Vi=(Vcc-V be)=10 () / (10+4)=。若 Ti 導通,貝U V bi=+ V be=+= V。但Vbi是個不可能大于的。當Vbi=時，將使T1管的集電結正偏,T2, T3處于飽和，使 Vbi被鉗位在

16、 ，因此，當 Ri=10kQ時，T1將處于截止狀態，由 (1 )這時相當于輸入端輸入高電平。(d)設有一個74LS04反相器驅動兩個 74ALs04反相器和四個 74LS04反相器。(1)問驅動 門是否超載？ ( 2)若超載，試提出一改進方案；若未超載，問還可增加幾個74LS04門？解：(1)根據題意，74LS04為驅動門，同時它有時負載門，負載門中還有74LS04。從主教材附錄 A查出74LS04和74ALS04的參數如下(不考慮符號)74LS04: I OLmax) =8mA, I OH(max) =； I IH(max)=.4 個 74LS04 的輸入電流為：4 I iL(max)=4

17、X =,4 I IH(max) =4 X =2 個 74ALS04 的輸入電流為：2 I IL(max) =2 X =,2 I IH(max) =2 X =o 拉電流負載情況下如圖題解(a)所示，74LS04總的拉電流為兩部分，即 4個74ALS04的高電平輸入電流的最大值4 I IH(max)=電流之和為+=.而74LS04能提供 的拉電流，并不超載。 灌電流負載情況如圖題解(b)所示，驅動門的總灌電流為 +=.而74LS04能提供8mA的灌電流，也未超載。(2)從上面分析計算可知，74LS04所驅動的兩類負載無論書灌電流還是拉電流均未超圖題所示為集電極門 74LS03驅動5個CMOS邏輯門

18、，已知 OC門輸管截止時的漏電流=；負載門的參數為：=4V,=1V,=1A試計算上拉電阻的值。從主教材附錄A查得74LS03的參數為：VDHmin) =, VDL(max) =, I OLmax) =8mA.根據式()形式 ()可以計算出上拉電阻的值。灌電流情況如圖題解(a)所示，74LS03 輸 出為低 電平，I il total ()=5 Iil=5 x =，有%min) = VDd -VOl(max) =(5 - 4) V "Q1 OLmax) -I IL total ()(8 - mA拉電流情況如圖題解(b)所示，74LS03輸出為高電平，I IH total () =5 I

19、 IH =5 X =由于V)Hmin) <VH(min)為了保證負載門的輸入高電平，取VOHmin) =4V有RP(max) = VDd - VO-(min)=(5 - 4) V = QI OL total () +I IH total () - mA綜上所述，R的取值范圍為 QF設計一發光二極管(LED)驅動電路，設LED的參數為 M =, I d =；若V=c=5V,當LED發亮時，電路的輸出為低電平，選出集成門電路的型號，并畫出電路圖.解：設驅動電路如圖題解所示，選用74LSO4作為驅動器件，它的輸出低電平電流IOL(max) =8mA, VOL(max)=V,電路中的限流電阻VC

20、C-VV OL(max) (5VR=144 QIdmA第四章 組合邏輯 習題解答4. 1. 2組合邏輯電路及輸入波形()如圖題所示，試寫出輸出端的邏輯表達式并畫出輸出波 形。解：由邏輯電路寫出邏輯表達式L = ABf AB = A B首先將輸入波形分段，然后逐段畫出輸出波形。當信號相同時，輸出為 1,不同時，輸出為 0,得到輸出波形。如圖所示4. 2. 1試用2輸入與非門設計一個 3輸入的組合邏輯電路。當輸入的二進制碼小于3時，輸出為0;輸入大于等于3時，輸出為1。解：根據組合邏輯的設計過程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡得到最簡與或式，然后根據要求對表達式進行變換，畫出邏輯

21、圖1）設入變量為輸出變量為L,根據題意列真值表A B C L000000100100011110011011110111112）由卡諾圖化簡，經過變換得到邏輯表達式L =+ABCABC *3）用2輸入與非門實現上述邏輯表達式4. 2. 7 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當滿足以下條 件時表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用2輸入與非門設計該表決電路。解：1 ）設一位教練和三位球迷分別用A和表示，并且這些輸入變量為1時表示同意，為0時表示不同意，輸出L表示表決結果。L為1時表示同意判罰，為 。時表示不同意。由此列出真值表輸入輸出

22、AB CD L000000001000100001100100001010011000111110000100111010110111110011101111101111112）由真值表畫卡諾圖由卡諾圖化簡得 L=AB+AC+AD+BCD由于規定只能用2輸入與非門，將上式變換為兩變量的與非一一與非運算式L=AB AC AD BCD AB AC AD B CD*3）根據L的邏輯表達式畫出由2輸入與非門組成的邏輯電路4. 3. 3判斷圖所示電路在什么條件下產生競爭冒險，怎樣修改電路能消除競爭冒險解：根據電路圖寫出邏輯表達式并化簡得L=A B BC* +當a=0, c=i時，L= + B B有可能產

23、生競爭冒險，為消除可能產生的競爭冒險,，修改后的電路如圖增加乘積項使 AC ，使L=A B BC AC +試用74HC147設計鍵盤編碼電路，十個按鍵分別對應十進制數09,編碼器的輸出為8421BCD碼。要求按鍵 9 的優先級別最高，并且有工作狀態標志，以說明沒有按鍵按下和按鍵 0 按下兩種情況。解：真值表電路圖用譯碼器 74HC138 和適當的邏輯門實現函數 F=.解：將函數式變換為最小項之和的形式F=將輸入變量A 、 B、 C 分別接入 、 端，并將使能端接有效電平。由于 74HC138 是低電平有效輸出，所以將最小項變換為反函數的形式L =在譯碼器的輸出端加一個與非門，實現給定的組合函數

24、。七段顯示譯碼電路如圖題4.4. 14 (a)所示，對應圖題 4 . 4, 14 (b)所示輸人波形，試確定顯示器顯示的字符序列解：當LE=0時，圖題4 , 4。14 (a)所示譯碼器能正常工作。所顯示的字符即為A2A2A1A所表示的十進制數，顯示的字符序列為0 、 1、 6 、 9、 4。當LE 由 0 跳變 1 時，數字 4 被鎖存，所以持續顯示4 。試用4選1數據選擇器74HC153生邏率?函數L ABC( ,) = Z2 01,2,6,7).解：74HC153的功能表如教材中表解所示。根據表達式列出真值表如下。將變量A、 B 分別接入地址選擇輸入端、 ，變量 C 接入輸入端。從表中可以

25、S1 S0 看出輸出L與變量C之間的關系，當AB=00時，L=C,因此數據端I0接C;當AB=01時，L二 , C I 1接C；當AB為10和11時，L分別為0和1,數據輸入端12和13分 別接 0 和 1。由此可得邏輯函數產生器，如圖解所示。ABCL0000L=C00110101L=C0110100001010110111111輸入輸出應用74HC151實現如下邏輯函數解：ABC ABC ABC m m m += 4+ +51D1=D4=D5=俱他=0 2.4, 4. 26試用數值比較器74HC85設計一個8421BCDK有效性測試電路，當輸人為8421BC駟時，/U出為1,否則為00解：測

26、試電路如圖題解 4. 4. 26所示，當輸人的08421BCDS小于1010時，FA<B輸出為1,否則0為0。1 4. 4. 31由4位數加法器74HC283勾成的邏輯電路如圖題 4。4. 31所示，M和 N為控制端，試分析該電路的功能。解：分析圖題4. 4, 31所示電路，根據MN的不同取值，確定加法器74HC283的輸入端B3B2B1B0的值。當MN= 00時，力口法器74HC283的輸人端 B3B2B1B0 0000,則加法器的輸出為 S= I。當MN= 01時，輸入端B3B2B1B0 0010,加法器的輸出S = I+2。同理，可分析其他情況，如表題解4 . 4. 31所示。該電

27、路為可控制的加法電路。第六章習題答案已知某時序電路的狀態表如表題 6.1,6所示，輸人為 A,試畫出它的狀態圖。如果電路 的初始狀態在b,輸人信號A依次是0、1、0、1、1、1、1,試求其相應的輸出。解：根據表題 6 。 1 6 所示的狀態表，可直接畫出與其對應的狀態圖，如圖題解6 1 。 6(a)所示。當從初態b開始，依次輸人 0、1、0、1、1、1、1信號時，該時序電路將按圖題解 6 ，1 . 6 (b)所示的順序改變狀態，因而其相應的輸出為1、0、1、0、1、0、1。試分析圖題6。2. 1 (a)所示時序電路，畫出其狀態表和狀態圖。設電路的初始狀態為0,試畫出在圖題 6.2.1 (b)所

28、示波形作用下，Q和z的波形圖。解：狀態方程和輸出方程：分析圖題 6 2 。 4 所示電路，寫出它的激勵方程組、狀態方程組和輸出方程，畫出狀態表和狀態圖。解：激勵方程狀態方程輸出方程Z=AQ1Q0根據狀態方程組和輸出方程可列出狀態表，如表題解6 2 4 所示，狀態圖如圖題解 6 。2 4 所示。分析圖題 6 2 5 所示同步時序電路，寫出各觸發器的激勵方程、電路的狀態方程組和輸出方程，畫出狀態表和狀態圖。解：激勵方程狀態方程輸出方程根據狀態方程組和輸出方程列出該電路的狀態表，如表題解6 ， 2 ， 5 所示，狀態圖如圖題解6 。 2 5 所示。用 JK 觸發器設計一個同步時序電路，狀態表如下解：

29、所要設計的電路有4 個狀態，需要用兩個JK 觸發器實現。（ 1 ）列狀態轉換真值表和激勵表由表題 6 。 3 1 所示的狀態表和 JK 觸發器的激勵表，可列出狀態轉換真值表和對各觸發器的激勵信號，如表題解6 3 。 1 所示。（ 2 ）求激勵方程組和輸出方程由表題解 6 3 1 畫出各觸發器J 、 K 端和電路輸出端y 的卡諾圖，如圖題解6 3 1（ a ）所示。從而，得到化簡的激勵方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵方程話電路試用下降沿出發的 D 觸發器設計一同步時序電路，狀態圖如 （a） , S0S1S2 的編碼如 （ a）解：圖題6 . 3。4 （b）以卡諾圖方式表達出所

30、要求的狀態編碼方案，即 S0 = 00, Si = 01, S2 = 10, S3為無效狀態。電路需要兩個下降沿觸發的D觸發器實現，設兩個觸發器的輸出為Q1、QQ輸人信號為 A,輸出信號為Y（ 1 ）由狀態圖可直接列出狀態轉換真值表，如表題解6 。 3 4 所示。無效狀態的次態可用無關項x表不。（ 2 ）畫出激勵信號和輸出信號的卡諾圖。根據D 觸發器的特性方程，可由狀態轉換真值表直接畫出2個卡諾圖，如圖題解 6 . 3。4 （a）所示。|（ 3 ）由卡諾圖得激勵方程輸出方程Y=AQ1（ 4 ）根據激勵方程組和輸出方程畫出邏輯電路圖，如圖題解6 3 4（ b ）所示。（5）檢查電路是否能自啟動。

31、由 D觸發器的特性方程QA-l= D,可得圖題解 6.3,4（ b ）所示電路的狀態方程組為代入無效狀態11 ，可得次態為00 ，輸出 Y=1 。如圖 （c）試畫出圖題6. 5. 1所示電路的輸出（Q3Q0）波形，分析電路的邏輯功能。解： 74HC194 功能由 S1S0 控制00 保持， 01 右移 10 左移 11 并行輸入當啟動信號端輸人一低電平時，使S1=1 ,這時有So =Sl = 1,移位寄存器74HC194執行并行輸人功能，Q3Q2Q1Q0 D3D2D1D0 1110。啟動信號撤消后，由于 Q。=0,經兩級與非門后，使 S1=0 ,這時有 S1S0 = 01 ,寄存器開始執行右移

32、操作。在移位過程中，因為Q3Q2、Q1、 Q0 中總有一個為 0 ，因而能夠維持 S1S0=01 狀態，使右移操作持續進行下去。其移位情況如圖題解6 ， 5 ， 1 所示。由圖題解 6 5 。 1 可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產生電路。試用上升沿觸發的 D 觸發器及門電路組成 3 位同步二進制加1 計數器；畫出邏輯圖解： 3 位二進制計數器需要用 3 個觸發器。因是同步計數器，故各觸發器的 CP 端接同一 時鐘脈沖源。（ 1 ）列出該計數器的狀態表和激勵表，如表題解所示（2） 用卡諾圖化簡，得激勵方程（ 3 ）畫出電路用 JK 觸發器設計一個同步六進制加 1 計

33、數器解：需要3個觸發器（ 1 ）狀態表，激勵表（ 2 ）用卡諾圖化簡得激勵方程（ 3 ）畫出電路圖（ 4 ）檢查自啟動能力。當計數器進入無效狀態110 時，在 CP 脈沖作用下，電路的狀態將按110-111 -000變化，計數器能夠自啟動。試用74HCT161設計一個計數器，其計數狀態為自然二進制數10011111。解：由設計要求可知，74HCT161在計數過程中要跳過 00001000九個狀態而保留10011111 七個狀態。因此，可用“反饋量數法”實現：令74HCT161 的數據輸人端D3D2D1D0= 1001,并將進位信號 TC經反相器反相后加至并行置數使能端上。所設計的電路如圖題解6

34、。 5 15 所示。 161 為異步清零，同步置數。試分析電路，說明電路是幾進制計數器解：兩片 74HCT161級聯后，最多可能有162 =256 個不同的狀態。而用“反饋置數法”構成的圖題 6 5。 18 所示電路中，數據輸人端所加的數據01010010 ，它所對應的十進制數是82 ，說明該電路在置數以后從 01010010態開始計數，跳過了 82個狀態。因此，該計數器的模M=255 82= 174,即一百七十四進制計數器。試用 74HCT161 構成同步二十四一制計數器，要求采用兩種不同得方法。解：因為 M=24,有16 <MK 256,所以要用兩片 74HCT161。將兩芯片的 C

35、P端直接與計數脈沖相連，構成同步電路，并將低位芯片的進位信號連到高位芯片的計數使能端。用“反饋清零法”或“反饋置數法”跳過 256 -24 = 232個多余狀態。反饋清零法：利用 74HCT161 的“異步清零”功能，在第 24 個計數脈沖作用后，電路的輸出狀態為 00011000 時，將低位芯片的 Q3 及高位芯片的 Q0 信號經與非門產生清零信號，輸出到兩芯片的異步清零端，使計數器從00000000 狀態開始重新計數。其電路如圖題解 6 5 19（ a ）所示。反饋置數法：利用 74HCT161 的“同步預置”功能，在兩片 74HCT161 的數據輸入端上從高位到低位分別加上 （對應的十進制數是232 ） ，并將高位芯片的進位信號經