1、精品文檔一、名詞解釋1 、 Cache 2:1 經驗規則：大小為 N 的直接映像 Cache 的失效率約等于大小為 N/2 的兩路組相聯 Cache 的失效率。2、計算機體系結構：指那些對程序員可見的系統屬性，還包括設計思想與體系結構。3、同構型多處理機：由多個同類型，至少擔負同等功能的處理機組成，同時處理同一作業中能并行執行的多個任務。4、通道處理機：能夠執行有限I/O 指令，并且能夠被多臺外圍設備共享的小型DMA 專用處理機。5、堆棧型機器：其CPU 中存儲操作數的主要單元是堆棧。6、Victim Cache :在Cache與下一級存儲器的數據通路之間增設一個全相聯的小Cache,用來存放

2、由于失效而被丟棄（替換）的那些塊。7、RAID：廉價磁盤冗余陣列或獨立磁盤冗余陣列8 、累加器型機器：其 CPU 中存儲操作數的主要單元是累加器9、透明性：在計算機技術中，對本來存在的事物或屬性，但從某種角度看又好象不存在的概念稱為透明性。10 、向量處理機：面向向量型并行計算，以流水線結構為主的并行處理計算機。11、通用寄存器型機器：CPU中存儲操作數的主要單元是通用寄存器。12、虛擬Cache：訪問Cache的索引和標識都是虛擬地址的一部分。13 、機群：機群是一種價格低廉、易于構建、可擴放性極強的并行計算機系統。它由多臺同構或異構的獨立計算機通過高性能網絡或局域網互連在一起，協同完成特定

3、的并行計算任務。從用戶的角度來看，機群就是一個單一、集中的計算資源。14 、 定向技術： 當流水線中出現數據沖突時， 可以將計算結果從其產生的地方直接送到其他指令中需要它的地方，或所有需要它的功能單元，避免暫停。15 、 系列機： 由同一廠家生產的具有相同的系統結構， 但具有不同組成和實現的一系列不同 型號的機器。16 、強制性失效：當第一次訪問一個塊時，該塊不在Cache 中，需從下一級存儲器中調入Cache,這就是強制性失效。17、失效率：CPU在第一級存儲器中找不到所需數據的概率。18、數據相關：對于兩條指令i （在前）和j （在后），如果下述條件之一成立，則稱指令j與指令 i 數據相關

4、：（ 1 ）指令 j 使用指令 i 產生的結果；（ 2 ）指令j 與指令 k 數據相關，而指令k 又與指令 i 數據相關。19、失效開銷：CPU向第二級存儲器發出訪問請求到把這個數據塊調入第一級存儲器所需的時間。20、容量失效：如果程序執行時所需的塊不能全部調入Cache 中，則當某些塊被替換后，若又重新被訪問，就會發生失效。這種失效稱為容量失效。21 、通道： 傳輸信息的數據通路。 計算機系統中傳送信息和數據的裝置。22、指令級并行：并行執行兩條或兩條以上的指令。二、填空題：1、Cache失效可以分為（強制失效）、（沖突失效）和（容量失效）三種。2、說出三種對計算機發展非常關鍵的實現技術：（

5、邏輯電路）、（磁盤）和（網絡）。3、2:1 Cache經驗規則是指大小為 N的（直接映象）Cache的失效率約等于大小為 N/2的（兩 路組相聯）Cache的失效率。4、單機和多機系統中并行性發展的技術途徑有：（時間重疊）、（資源重復）、（資源共 享）。5、通道分為（字節多路）通道、（選擇）通道和（數組多路）通道三種類型6、流水線中的相關有（名）相關、（數據）相關和（控制）相關三種。7、在處理機中，若指令序列完成的順序總是與它們開始執行的順序保持一致，則只可能出現（名）相關，否則就有可能出現（名相關）、（數據相關）和（控制）相關。8、輸入/輸出系統包括（外部設備（I/O設備，輔助存儲器）和（其

6、與主機之間的控制部分）9、設計I/O系統的三個標準是（成本）、（性能）和（容量）。10、存儲器層次結構設計技術的基本依據是程序的（訪問的局部性原理）。11、相聯度越高，（沖突）失效就越少；（強制性）失效不受 Cache容量的影響，但（容量） 失效卻隨著容量的增加而減少。12、在虛擬存儲器中，一般采用（全相連）地址映象方法和（LRU）更新策略。13、計算機系統中提高并行性的技術途徑有（時間重疊）、（資源重復）、（資源共享）三種。在高性能單處理機的發展中，起主導作用的是（時間重疊原理）。14、對向量的處理有（水平處理）方式、（垂直處理）方式和（分組處理）方式。15、同構型多處理機和異構型多處理機所

7、采用的提高并行性的技術途徑分別是（時間重疊）和（資源重復）。16、地址映象方法有（全相聯）、（組相聯）和（直接相聯）三種，其中（全相聯）的沖突率最低。17、軟件兼容有（向上兼容）、（向下兼容）、（向前兼容）和（向后兼容）四種。其中（向后兼容）是軟件兼容的根本特征。18、流水線數據相關（沖突）有三種，分別是：（寫后讀相關 （WAR）、（讀后寫相關（RAW） 和（寫后寫相關（WAW）。19、從處理數據的角度，并行性等級可以分為字串位串、（字串位并）、（字并位串）和全并行。20、從執行程序的角度看，并行性等級可以分為：（指令內部并行卜（指令級并行）、（線程級并行）、（任務級或過程級并行）和作業或程序

8、級并行。21、在存儲層次中，常用的替換算法有（隨機法）、（FIFO）和（LRUD 。22、設有一個Cached存”層次，Cache為4塊，主存為8塊；試分別又于以下 2種情況， 計算訪存塊地址為 5時的索引（index）。（1）組相聯，每組兩塊；索引為（1）。5%2=1（2）直接映象；索引為（1）。5%423、根據CPU內部存儲單元類型，可將指令集結構分為（堆棧）型指令集結構、（累加器） 型指令集結構和（通用寄存器）型指令集結構。三、簡答題1、簡述使用物理地址進行 DMA存在的問題，及其解決辦法。1）對于超過一頁的數據緩沖區，由于緩沖區使用的頁面在物理存儲器中不一定是連續的，所以傳輸可能會發生

9、問題。2）如果DMA正在存儲器和緩沖區之間傳輸數據時，操作系統從存儲器中移出（或重定位）一些頁面，那么，DMA將會在存儲器中錯誤的物理頁面上進行數據傳輸。解決方法：使操作系統在 I/O的傳輸過程中確保 DMA設備所訪問的頁面都位于物理存儲 器中，這些頁面被稱為是釘在了主存中。利用 虛擬DMA”技術，允許DMA設備直接使用虛擬地址，并在 DMA期間由硬件將虛擬地址轉換為物理地址。在采用虛擬DMA的情況下，如果進程在內存中被移動，操作系統應該能夠及時地修改相應的DMA地址表。2、從目的、技術途徑、組成、分工方式、工作方式等5個方面對同構型多處理機和異構型多處理機做比較 （列表）。同構型多處理機異構

10、型多處理機目的提高系統性能（可靠性、速度）提高系統使用效率技術途徑資源重復（機間互連）時間重疊（功能專用化）組成同類型（同等功能）小同類項（小同功能）分工方式任務分布功能分布工作方式一個作業由多機協同 并行完成一個作業由多機協同串行完成3、在指令集結構設計中，應該考慮哪些主要問題？1） 指令集功能設計：主要有RISC CISC兩種技術發展方向； 尋址方式的設計：設 置尋址方式可以通過對基準程序進行測試統計，察看各種尋址方式的使用頻度，根據適 用頻度設置相應必要的尋址方式；操作數表示和操作數類型：主要的操作數類型和操作數表示的選擇有，浮點數據類型（可以采用IEEE 75批準）、整型數據類型（8位

11、、16位、32位的表示方法）、字符型（8位）、十進制數據類型（壓縮十進制和非壓縮十進 制數據表示）等等。2）尋址方式的表示：可以將尋址方式編碼與操作碼中，也可將尋址方式作為一個單獨的 域來表示。3）指令集格式的設計：有固定長度編碼方式、可變長編碼方式和混合編碼方式三種選擇。4、試以系列機為例，說明計算機體系結構、計算機組成和計算機實現三者之間的關系。1）如在設計主存系統時，i）確定主存容量、編址方式、尋址范圍屬于計算機系統結構。ii）確定主存周期、邏輯上是否采用并行主存、邏輯設計等屬于計算機組成。iii）選擇存儲芯片類型、微組裝技術、線路設計等屬于計算機實現。2）計算機組成是計算機系統結構的邏

12、輯實現。計算機實現是計算機組成的物理實現。一 種體系結構可以有多種組成。一種組成可以有多種實現。5、任寫出五種降低 Cache失效開銷的方法（Cache的優化技術）.并簡述其基本思想。1）讓讀失效優先于寫：Cache中的寫緩沖器導致對存儲器訪問的復雜化，所以推遲對讀失效的處理并檢查寫緩沖器的內容。2）寫緩沖合并：如果寫緩沖器中已經有了待寫入的數據，就要把這次的寫入地址與寫緩 沖器中已有的所有地址進行比較，看是否有匹配的項。如果有地址匹配而對應的位置又 是空閑的，就把這次要寫入的數據與該項合并。3）請求字處理技術：從下一級存儲器調入Cache的塊中，只有請求字是立即需要的。所以應盡早把請求字發送

13、給 CPU。4）非阻塞Cache技術：Cache失效時仍允許 CPU進行其他的命中訪問。5）采用二級 Cache：第一級Cache小而快，第二級 Cache容量大，即快和容量二者兼顧6、指令集結構設計中表示尋址方式的主要方法有哪些？簡述這些方法的優缺點。1）將尋址方式編于操作碼中，由操作碼在描述指令的同時也描述了相應的尋址方式。優缺點：這種方式譯碼快，但操作碼和尋址方式的結合不僅增加了指令的條數，導致了指令的多樣性，而且增加了 CPU對指令譯碼的難度。2）為每個操作數設置一個地址描述符，由該地址描述符表示相應操作數的尋址方式。優缺點：這種方式譯碼較慢，但操作碼和尋址獨立，易于指令擴展。7、軟件

14、兼容有幾種？其中哪一種是軟件兼容的根本特征？1）軟件兼容：一個軟件可以不經修改或者只需少量修改就可以由一臺計算機移植到另一臺計算機上運行。 分為：向上、下、前、后兼容四種。2）上（下）：按某檔計算機編制的程序，不加修改就能運行于比它高（低）檔的計算機。3）后（前）兼容：按某個時期投入市場的某種型號計算機編制的程序，不加修改地就能運行于在它之后（前）投入市場的計算機。4）向后兼容是一定要保證的，它是軟件兼容的根本特征，是系列機的根本特征。8、造成流水線 斷流”的主要原因是哪三種相關？簡述三種相關的基本思想。1）數據相關：指令j使用指令i產生的結果，或者指令 j與指令k數據相關， 指令k又 與指令

15、i數據相關。2）名相關：兩條指令使用相同的名，但他們之間并沒有數據流動。3）控制相關：由分支指令引起，需要根據分支指令的執行結果來確定后續指令是否執行9、計算機體系結構設計和分析中最經常使用的三條基本原則是什么？并說出它們的含義。1）以經常性事件為重點：對經常發生的情況進行優化，使分配更多的資源，達到更高的 性能或者分配更多的電能。2） Amdahl定律：加快某部件執行速度所能獲得的系統性能加速比，受限于該部 件的執 行事件占系統中總執行事件的百分比。3）程序的局部性原理：程序執行時所訪問的存儲器地址分布不是隨機的，而是相對的簇聚。10、通道分為哪三種類型？它們分別適合為哪種外圍設備服務？1）

16、字節多路通道。一種簡單的共享通道，主要為多臺低速或中速的外圍設備服務。2）數組多路通道。適于為高速設備服務。3）選擇通道。為多臺高速外圍設備（如磁盤存儲器等）服務的。11、調度分支延遲指令有哪三種常用方法？它們各有什么優缺點。1）從前調度：可以有效提高流水線性能，但分支必須不依賴于被調度的指令。2）從目標處調度：分支轉移成功時，可以提高流水線性能，但由于復制指令，可能加大程序空間。3）從失敗處調度：分支轉移失敗時，可以提高流水線性能。但如果分支轉移成功，必須保證被調度的指令對程序的執行沒有影響。12、表示尋址方式的主要方法有哪些？簡述它們的優缺點。1）將尋址方式編于操作碼中，由操作碼在描述指令

17、的同時也描述了相應的尋址方式。這 種方式譯碼快，但操作碼和尋址方式的結合不僅增加了指令的條數，導致了指令的多樣 性，而且增加了 CPU對指令譯碼的難度。2）為每個操作數設置一個地址描述符，由該地址描述符表示相應操作數的尋址方式。這 種方式譯碼較慢，但操作碼和尋址獨立，易于指令擴展。13、簡述“Cache主存”層次與 生存輔存”層次的區別。Cache-主仔層次生存-輔存層次目的為了彌補生存速度的不足為了彌補主存容量的不足存儲管理的實現r全部曲專用硬件實現主要由軟件實現訪問速度的比值（1級：2級）幾比一幾萬比一典型的塊（頁）大小幾十個字節幾百到幾千個字節CPU對第二級訪問方式可直接訪問均通過a級不

18、命中的CPU是否切換不切換切換到其它進程14、試從3c失效的關系分析增加塊大小對Cache性能的影響。降低失效率最簡單的方法是增加塊大小。（1）對于給定的 Cache容量，當塊大小增加（從16字節開始）時，失效率開始是下降，后來反而上升了。（2） Cache容量越大,使失效率達到最低的塊大小就越大。導致上述失效率先下降后上升的原因，在于增加塊大小會產生雙重作用。一方面它減少了強制性失效，因為局部性原理有兩方面的含義： 時間局部性和空間局部性，增加塊大小利用了空間局部性；另一方面，由于增加塊大小 會減少Cache中塊的數目，所以有可能會增加沖突失效。在 Cache容量較小時，甚至 還會增加容量失

19、效。剛開始增加塊大小時，由于塊大小還不是很大，上述的第一種作用 超過第二種作用，從而使失效率下降。但等到塊大小較大時，第二種作用超過第一種作 用，使失效率上升。簡述減小Cache失效開銷的幾種方法答：讓讀失效優先于寫、寫緩沖合并、請求字處理技術、非阻塞 Cache或非鎖定Cache技術、采用二級 Cache。15、寫出三級 Cache的平均訪問時間的公式。平均訪存時間 =命中時間+失效率x失效開銷只有第I層失效時才會訪問第1+1。設三級 Cache的命中率分別為 HL1、Hl2、HL3,失效率分別為 Ml1、Ml2、ML3,第三級 Cache的失效開銷為PL3.則平均訪問時間 TA =HL1+

20、M11H12 + M12（HL3+ML3X PL3）16、有哪幾種向量處理方式？它們對向量處理機的結構要求有何不同？1）水平處理方式：不適合對向量進行流水處理。2）垂直處理方式：適合對向量進行流水處理，向量運算指令的源/目向量都放在存儲器內，使得流水線運算部件的輸入、輸出端直接與存儲器相聯，構成 MM型的運算流水線。3)分組處理方式：適合流水處理。可設長度為 n的向量寄存器，使每組向量運算的源 / 目向量都在向量寄存器中，流水線的運算部件輸入、輸出端與向量寄存器相聯，構成RR型運算流水線。17、在進行計算機系統設計時，一個設計者應該考慮哪些因素對設計的影響？ 技術的發展趨勢；計算機使用的發展趨

21、勢；計算機價格的發展趨勢。18、流水線數據相關有哪幾種？解釋它們的含義，并用代碼舉例說明。 解決數據相關有哪些主要方法？首先，流水線有三種相關：名相關，數據相關和控制相關。而數據相關分為：RAW讀后寫、WAR寫后讀和WAW寫后寫相關。1)其中WAR相關是由于流水線數據相關引起的，即j的執行要用到i的計算結果，當它們在流水線中重疊執行時，j可能在i寫入其計算結果之前就先行對保存該結果的寄存器 進行讀操作，從而得到錯誤的值。2) WAW相關是由于名相關的輸出相關引起的，即 j和i的目的寄存器相同，當它們在流 水線中重疊執行時，j可能在i寫入其計算結果之前就先行對該結果寄存器進行寫操作， 從而導致寫

22、入順序錯誤，在目的寄存器中留下的是i寫入的值，而不是 j寫入的值。3) RAW相關是由于名相關的反相關引起的，即 j可能在i讀取某個源寄存器的內容之前 就先對該寄存器進行寫操作，導致i后來讀取到的值是錯誤的。如下列代碼：F0, F4和R1都存在數據相關，執行將出現錯誤。但為了保證下述指令序列的正確執行，流水線只好暫停。Loop： L.DF0, 0 (R1)/ F0為數組元素ADD.DF4, F0, F2S.DF4, 0 (R1)DADDIU/加上F2中的值/保存結果R1, R1, -8 /數組指針遞減8個字節BNER1, R2, Loop / 如果 R1WR2 則分支采用定向技術可以消除相關，

23、思想是：在某條指令產生計算結果之前，其他指令并不真正立即需要該計算結果，如果能夠將該計算結果從其產生的地方直接送到其他指令需要它的地方，那么就可以避免停頓。19、試舉例說明DLX流水線中存在不能依靠定向技術解決的數據相關及其解決方法。不是所有數據相關帶來的暫停都可以通過定向技術消除，如下面的例子:LW R1,0(R2)SUB R4,R1,R5AND R6,R1,R7OR R8,R1,R9這是LW指令不能將結果定向到 SUB指令，就需要設置一個稱為流水線互鎖的功能部件。一旦流水線互鎖檢測到上述數據相關，流水線暫停執行LW指令之后的所有指令，直到能夠通過定向解決該數據相關為止。四、計算題1、給定以

24、下的假設，試計算直接映象Cache和兩路組相聯 Cache的平均訪問時間以及 CPU的性能。由計算結果能得出什么結論？(考試的時候數肯定不一樣！ ！ ！)(1)理想Cache情況下的CPI為2.0,時鐘周期為2 ns,平均每條指令訪存 1.3次。(2)兩者Cache容量土勻為64 KB,塊大小都是 32字節。(3)組相聯Cache中的多路選擇器使 CPU的時鐘周期增加了 10%。(4)這兩種Cache的失效開銷都是 70 ns。(5)命中時間為1個時鐘周期。(6) 64 KB直接映象 Cache的失效率為1.4%, 64 KB兩路組相聯 Cache的失效率為1.0%。平均訪存時間為：平均訪存時

25、間=命中時間+失效率X失效開銷平均訪存時間 1 路=2.0+ (0.014X 70) = 2.98 ns平均訪存時間 2 路=2.0X1.10+ ( 0.010X 70) = 2.90 ns2路組相聯Cache的平均訪存時間比較低。CPU時間=ICX (CPIexe+每條指令的平均存儲器停頓周期數)x時鐘周期時間=IC x (CPIexex時鐘周期時間+每條指令白平均存儲器停頓時間)CPU時間 1 路=ICX (2.0X2 + (1.3X 0.014X 70) = 5.27XICCPU 時間 2 路=ICX (2.0X2X1.10 + (1.3X0.010X70) = 5.31XICCPU時間

26、_ 5.31XIC _CPU時間 1 路5,. 27XIC 所以直接映象Cache的平均性能好一些。2、計算機系統字長64位，包含三個選擇通道和一個多路通道，每個選擇通道上連接了兩臺磁盤機和三臺磁帶機，多路通道上連接了了兩臺行式打印機，兩臺讀卡機、10臺終端，假定各設備的傳輸率如下：磁盤機：600 KBps,磁帶機：200 KBps,行打機：6.6 KBps,讀卡機:1.2 KBps,終端：1 KBps。計算該計算機系統的最大I/O數據傳輸率。多路通道最大數據傳輸率:f MAX-BLOCKpn1(TkSTSTkTDTD )pnf MAX - SELECT選擇通道最大數據傳輸率:pn(TS TD

27、 )pnn1TS T 1 DnTS:設備選擇時間。從通道響應設備發出的數據傳送請求開始，到通道實際為這臺設備 傳送數據所需要的時間。TD:傳送一個字節所用的時間。p：在一個通道上連接的設備臺數，且這些設備同時都在工作。n：每臺設備傳送的字節數，這里假設每臺設備傳送的字節數都相同。kn。對于磁盤、k:數組多路通道傳輸的一個數據塊中包含的字節數。在一般情況下，磁帶等磁表面存儲器，通常 k=512。選擇通道和數組多路通道的實際流量就是連接在這個通道上的所有設備中數據流量最大的那一個。因此，多路通道最大傳輸率是 6.6 KBps,選擇通道最大傳輸率是 600KBps,系統的最大I/O傳輸率應為二者之和

28、 606.6KBps3、某計算機系統采用浮點運算部件后使浮點運算速度提高到原來的20倍，而系統運行一程序的整體性能提高到原來的10倍，試計算該程序中浮點操作所占的比例。設比例為x,根據Amdahl定律知：求解得x=0.0956,即占比9.56%4、動態多功能流水線由 6個功能段組成，如下圖所示:其中，s1、s4、s5、s6組成乘法流水線，s1、s2、s3、s6組成加法流水線，各個功能段時間為At,假設該流水線的輸出結果可以直接返回輸入端，而且設置有足夠地緩沖寄存器，若以最快的方式用該流水計算：n (Ai+Bi)(其中i=1.4, 口為連乘符號)(1)畫出其處理過程的時空圖。(2)計算其實際的吞

29、吐率、加速比和效率。1)先計算 A1+B1、A2+B2、A3+B3 和 A4+B4;再計算(A1+B1)X (A2+B2)和(A3+B3)X (A4+B4);然后求總的乘積結果。時空圖：入 Bi B2 B3 B4B DCXD流水線的各段時間不完全相等時，一條k段流水線完成n個連續任務的實際加速比為:kntiS i 1S kti (n 1)maX ti, t2, tk)i 1所以上述在18個at時間中，給出了 7個結果。吞吐率為：TP -18 t不用流水線，由于一次求和需6At, 一次求積需 4At,則產生上述 7個結果共需36 t(4X6+3X 4) At = 36* 所以加速比為 S 218

30、 t4 6 3 4 流水線的效率為：E 4 6 3 4 0.258 185、在偽相聯中，假設在按直接映象找到的位置處沒有發現匹配，而在另一個位置才找到數據(偽命中)需要2個額外的周期；直接映象的命中時間為 1個時鐘周期，兩路組相聯的命 中時間為1.2個時鐘周期，直接映象情況下失效開銷為50個時鐘周期，當Cache容量為64 KB時，直接映象的失效率為 1.4%,兩路組相聯的失效率為 1%,問：直接映象、兩路組相聯和 偽相聯這三種組織結構中，哪一種速度最快？解：首先考慮標準的平均訪存時間公式:平均訪存時間偽相聯 =命中時間偽相聯+失效率偽相聯x失效開銷偽相聯由于：失效率 偽相聯=失效率2路命中時

31、間偽相聯=命中時間1路+偽命中率偽相聯X 2偽相聯查找的命中率等于 2路組相聯Cache的命中率和直接映象 Cache命中率之差。所以，偽命中率 偽相聯 =命中率2路一命中率1路=(1失效率2路)(1失效率1路)=失效率1路一失效率2路平均訪存時間偽相聯=命中時間 1型+ (失效率 1酸一失效率 2里)* 2+ 失效率 2.X 失效開銷 1路所以：平均訪存時間偽相聯64 KB = 1+ (0.014 0.01) X 2+ (0.01 X 50) = 1.508 個時鐘而正常的 平均訪存時間=命中時間+失效率X失效開銷對于64KB Cache,可得：平均訪存時間1路=1 + 0.014 X 50

32、 = 1.7個時鐘平均訪存時間2路=1.2 + 0.01 X 50 = 1.7個時鐘所以，偽相聯Cache都是速度最快的。6、假定Cache的失效開銷為50個時鐘周期，當不考慮存儲器停頓時，所有指令的執行時間都是2.0個時鐘周期，訪問 Cache失效率為2%,平均每條指令訪存1.33次。求沒有 Cache和有Cache兩種情況下的平均指令執行時間。平均訪存時間 有Caches 2 + 0.02 X 50 = 3個時鐘平均指令執行時間 有Cach= 1.33 X 3 = 3.99個時鐘平均訪存時間 無Caches 2 + 1 X 50 = 52個時鐘平均指令執行時間 無Cach= 1.33 X

33、52= 69.69個時鐘顯然有Cache快得多。7、在三級Cache中，第一級Cache第二級Cache和第三級 Cache的局部失效率分別為 4%、 30%和50%。它們的全局失效率各是多少？第一級Cache第二級Cache和第三級Cache的局部失效率分別為 4%、30%和50%指假 設訪問存儲器1000次，則第一級失效 40次，第二級失效 X2/40 = 0.3 ,即12次，第三級 失效X3/12 = 0.5,即6次。所以全局失效率為：第一級 4%,第二級12/1000=1.2%,第三 級 6/1000=0.6%。8、計算機A和計算機B具有相同的指令系統。執行同一個程序時，計算機 A的時

34、鐘周期為1.1 ns, CPI為2.0,計算機B的時鐘周期為2 ns, CPI為1.3。請問執行這個程序時，哪臺計 算機更快？CPI表示每條計算機指令執行所需的時鐘周期數A需要2個，即2X1.1=2.2ns 一條指令；B需要1.3個，即1.3X2=2.6ns一條指令。顯然A更快。9、（1）根據Amdahl定律寫出系統加速比的公式。系統加速比=1/可改進比例）4可改進比例/部件加速比（2）某計算機系統有兩個部件可以改進，這兩個部件的加速比為：部件加速比1 = 30;部件加速比2=20;如果部件1和部件2的可改進比例分別為 30%和40%,求整個系統的 加速比。所以：系統加速比=系統加速比1X系統

35、加速比2 = 2.2716所以整個系統的性能提高到原來的2.2716倍。10、將計算機系統中某一功能的處理速度加快10倍，但該功能的處理時間僅為整個系統運行時間的40%,則采用此增強功能方法后，能使整個系統的性能提高多少？由題可知：可改進比例 =40% = 0.4部件加速比 =10根據Amdahl定律可知:系統加速比=1/ （卜可改進比例）+可改進比例/部件加速比】采用此增強功能方法后，能使整個系統的性能提高到原來的1.5625倍。11、在Tomasulo算法中，進入“流出”段的條件是什么？對于浮點操作來說，要進行哪些 動作和記錄工作？進入“流出”段的條件：有空閑保留站r動作和記錄工作：（1）判斷第一操作數是否就緒；如果是，就把操作數讀到保留站，否則就把寄存器狀態表中的標識送給保留站。（2）判斷第二操作數是否就緒；如果是，就把操作數讀到保留站，否則就把寄存器狀態表中的標識送給保留站。（3）把保留站置為忙。（4）