1、一、和周期、時間有關的概念1總線周期完成一次總線操作的時間分四個階段(1) 申請分配階段：由需要使用總線額的主模塊提岀申請，經總線仲裁機構決定下一傳輸周期的總線使用 權授予某一申請者。(2) 尋址階段：取得了使用權的主模塊通過總線發岀本次要訪問的從模塊的地址及有關命令，啟動參與本 次傳輸的從模塊。(3) 傳數階段：主模塊和從模塊進行數據交換，數據由源模塊發岀，經數據總線流入目的模塊。(4 )結束階段：主模塊的有關信息均從系統總線上撤除，讓岀總線使用權。2、存取周期 連續進行兩次獨立的存儲器操作所需的最小時間間隔；3、時鐘周期 震蕩周期，時鐘頻率的倒數，是計算機最基本的、最小的時間單位，在一個時

2、鐘周期內，CPU僅完成一個最基本的動作，即微指令。4、 指令周期 CPU每取出并執行一條指令所需的全部時間成為指令周期，及完成一條指令的時間5、存取時間存儲器操作到完成該操作所需的全部時間。6、Cache平均訪問時間7、 平均尋址時間尋道時間+等待時間二、各判優邏輯1、總線判優邏輯三種方法(1 )鏈式查詢(2 )計數器定時查詢(3)獨立請求方式2、 10設備中斷源的判優硬件方法、軟件方法3、 屏蔽技術改變優先級 優先級包含響應優先級和處理優先級，響應優先級是指CPU向應各中斷源請求的優先次序，這種次序往往是硬件線路已經設置好的，不便于改動。處理優先級是指CPU實際對各中斷源請求的處理優先次序。

3、如果不采用屏蔽技術，則響應的優先次序就是處理的優先次序。4、 MM中多體模塊存儲器用“存控”對其他設備判優“存控”內有排隊器三、各章名詞的縮寫1、CPU( central processing unit )中央處理器PC (program counter )程序計數器IR (instruction register )指令寄存器CU (control unit )控制單元ALU (arithmetic logic unit )算數邏輯單元ACC( accumulator )累加器MQ( mutiplier_quotient register)乘商寄存器MAR( memmory addressr

4、egister )存儲地址寄存器MD( memory data register)存儲器數據緩存寄存器MIPS (million instruction per second)每秒執行百萬條指令數CPI (cycle per instruction )執行一條指令所需要的時鐘周期()機器主頻的倒數FLOPS( floating point operation per second)浮點運算次數每秒，衡量運算速度3、KB B b1 GB =1024 MB1 MB1024 KB1 KB =1024 Bytes(字節)1 Byte = 8 bits (位)PCI (peripheral compon

5、ent interconnect)夕卜圍部件互連BS總線忙BG總線同意信號BR總線請求4、MM ( main memory)主存RAM(ramdom access memory) 隨機存取存儲器ROM(read only memory) 只讀存儲器Cache高速緩沖存儲器h h=Nc/(Nc+Nm) Nc為訪問cache的次數，Nm為訪問主存的次數e設tc為命中時的cache訪問時間，tm為未命中的主存訪問時間，1-h表示未命中率，cache-主存系統的平均訪問時間ta為ta=htc+(1-h)tme 表示訪問效率：e=tc/ta * 100%=tc/( htc+(1-h)tm) * 100%

6、C緩存的地址分為兩段：高 c位表示緩存的塊號，低 b位表示塊內地址，2c = C表示緩存塊數，且 C遠小于M。M主存的地址分為兩段：高 m位表示主存的塊地址，低 b位表示塊內地址，則 2m = M表示主存的塊數5、DMA直接存儲器存取INTR 中斷請求觸發器MASK屏蔽觸發器INTP設備中斷請求觸發器EINT允許中斷觸發器AR主存地址寄存器WC字計數器BR數據緩沖寄存器DREQ向DMA接口提出申請HRQ 發出總線使用權的請求信號HLDA CPU發出的響應信號DACK1知設備已被授予一個DMA周期四、功能與組成1、Cache的組成主要由三大部分組成：Cache存儲體：存放由主存調入的指令與數據塊

7、。地址轉換部件：建立目錄表以實現主存地址到緩存地址的轉換。替換部件：在緩存已滿時按一定策略進行數據塊替換，并修改地址轉換部件。2、半導體存儲芯片組成譯碼驅動+存儲矩陣+讀/寫電路+地址線、片選線、數據線、讀 /寫控制線3、系統總線的組成數據總線+地址總線+控制總線4、接口的功能與組成(1) 數據線 傳送數據的功能(2) 設備選擇線 選址功能(3) 命令線傳送命令功能(4) 狀態線 反映I/O設備工作狀態的功能5、DMA接 口的功能與組成 接口功能：(1 )向CPU申請DMA專送(2) 在CPU允許DMA工作時，處理總線控制權的轉變， 避免因進入DMA工作而影響CPU正?；顒踊蛞鹂?線競爭。(

8、3) 在DMA期間管理系統總線，控制數據傳送。(4 )確定數據傳送的起始地址和數據長度，修正數據傳送過程中的數據地址和數據長度。(5) 在數據塊傳送結束時，給岀DMA操作完成的信號。接口的基本組成：(1) 主存地址寄存器(AR)(2) 字計數器(WC(3) 數據緩沖寄存器(BR)(4) DMA空制邏輯(5 )中斷機構(6) 設備地址寄存器(DAR6、10系統的組成I0接口I0管理部件及有關軟件7、CPU的功能與組成 功能：(1)取指令(2 )分析指令(3 )執行指令 組成： 寄存器、ALU CU中斷系統五、指令格式1、指令操作碼+地址碼2、I0指令 操作碼+命令碼+設備碼六、性能指標1、CPU

9、硬件的性能指標(1) 主頻、外頻和倍頻主頻(CPU Clock Speed)也叫做時鐘頻率，表示在CPU內數字脈沖信號震蕩的速度。主頻越高，CPU在一個時鐘周期里所能完成的指令數也就越多，CPU的運算速度也就越快。(2 )制造工藝早期的CPU大多采用0. 5pm的制作工藝，后來隨著 CPU頻率的提高，0. 25pm制造工藝被普遍采用。 在1999年底，Intel公司推出了采用0. 18um制作工藝的Pentium山處理器，即Coppermine(銅礦)處理器。 更精細的工藝使得原有晶體管門電路更大限度地縮小了，能耗越來越低，CPU也就更省 電。(3)擴展總線速度擴展總線速度(Expansion

10、 Bus Speed)，是指微機系統的局部總線，如：ISA、PCI或AGP總線。(4 )前端總線前端總線是AMD在推出K7 CPU時提出的概念，一直以來很多人都誤認為這個名詞不過是外頻的一個 別稱。前端總線速度指的是數據傳輸的速度。例如100MHz外頻特指數字脈沖信號在每秒鐘震蕩1000萬次，而100MHz前端總線則指的是每秒鐘 CPU可接受的數據傳輸量是 IOOMHK64bit -8bit / Byte=800MB。就處 理器速度而言，前端總線比外頻更具代表性。2總線性能指標（1 ）總線寬度 通常是指數據總線的根數，用bit（位）表示，8位、16位、32位、即8根、16根、32根、（2 ）總

11、線帶寬 可以理解為總線的傳輸速率，及單位時間內總線上傳輸數據的位數，通常用每秒傳輸信 息的字節數來衡量。（3）時鐘同步/異步總線上的數據與時鐘同步工作的總線稱為同步總線，與時鐘不同步工作的總線稱 為異步總線。（4 ）總線復用 一條信號線上分時傳送兩種信號（5 ）信號線數 地址總線、數據總線和控制總線三種總線數的和。（6）總線控制方式包括突發工作、自動配置、仲裁方式、邏輯方式、計數方式（7 ）其他指標 負載能力、電源電壓、總線寬度能否擴展等七、各模塊的工作過程1、計算機的工作步驟（1）上機前的準備a）建立數學模型b）確定計算方法c）編制解題步驟（2）計算機的工作過程a）主存儲器b）運算器c）控制

12、器d）I/O2、程序查詢流程1）由于傳送數據時要占用CPU中的寄存器，所以首先需要將寄存器原內容保護起來2）由于傳送往往是一批數據，因此需要先設置I/O設備與主機交換數據的計數值3）設置欲傳送數據在主存緩沖區的地址4）CPU啟動I/O設備5）將I/O接口中的設備狀態標志取至 CPU并測試I/O設備是否準備就緒6）CPU執行I/O指令7）修改主存地址8）修改計數值9）判斷計數值10）結束I/O傳送，繼續執行現行程序3、10中斷的處理過程（1）CPU響應中斷管的條件和時間（2）I/O中斷處理的過程a）由CPU發啟動I/O設備指令，將接口中的 B置“1 ”，D置“ 0”。b）接口啟動輸入設備開始工作

13、。c）輸入設備將數據送入數據緩沖寄存器d）輸入設備向接口發岀“設備工作結束”信號，將D置“1 ”，B置“ 0”，標志設備準備就緒。e）當設備準備就緒（D=1），且本設備未被屏蔽（MASK=）時，在指令執行階段的結束時刻，向CPU發出中斷查詢信號。f）設備中斷請求觸發器INTR被置“ 1”，標志設備向CPU提出中斷請求。g）若CPU允許中斷（EINT=1），設備又被排隊選中，即進入中斷響應階段，由中斷響應信號INTA將排隊器輸岀至編碼器形成向量地址。h) 向量地址送至PC,作為下一條指令的地址。i) 由于向量地址中存放的是一條無條件轉移指令，故這條指令執行結束后，即無條件轉至該設備的服務 程序入

14、口，開始執行中斷服務程序，進入中斷服務階段，通過輸入指令將數據緩沖寄存器的輸入數據 送至CPU的通用寄存器，再存入主存相關單元。j) 中斷服務程序的最后一條指令是中斷返回指令，當其執行結束時，即中斷返回至源程序的斷點處。至 此一個完整的程序中斷處理過程即告結束。4、DMA勺工作過程(1) DMA專送過程 預處理給DMA空制邏輯指明數據傳送方向是輸入還是輸岀 向DMA設備地址寄存器送入設備號，并啟動設備。向DMA主存地址寄存器送入交換數據的主存起始地址對字計數器賦予交換數據的個數數據傳送數據輸入a) 當設備準備好一個字時，發出選通信號，將該字讀到DMA勺數據緩沖寄存器(BR中目標是數據緩沖寄存器

15、“滿”。b) 與此同時設備向DMA接口發請求(DREQc) DMA接 口向CPU申請總線控制權(HRQd) CPU發回HLNA信號，表示允許將總線控制權交給DMA接口e) 將DMA主存地址寄存器中主存地址送到地址線，并命令存儲器寫f) 通過設備已被授予一個 DMA周期(DACK，并為下一個字做準備g) 將DMA數據緩沖寄存器的內容送到數據線h) 主存將數據總線上當的信息寫至地址總線指定的存儲單元中i) 修改主存地址和字計數值j) 判斷數據塊是否傳送結束，若未結束，則繼續傳送，若已結束，則向CPU申請程序中斷，標志數據塊傳送結束。后處理(2) DMA接口與系統的連接方式第一種：具有公共請求線的D

16、MA青求第二種：獨立的 DMA青求(3) DMA小結(對比程序中斷方式，DMA方式特點)a) 從數據傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送b) 從CPU的響應時間來看，程序中斷方式是在一條指令執行結束時響應，而DMA方式可在執行周期 內任一存取周期結束時響應c) 程序中斷方式有處理異常事件的能力，DMA方式沒有這種能力，主要用于大批數據的傳送，如硬盤 存取、圖像處理、高速數據采集系統等，可提高數據吞吐量。d) 程序中斷方式需要中斷現行程序，故需保護現場，DMA方式不中斷現行程序，無需保護現場e) DMA優先級比程序中斷高八、計算與設計1、存儲容量C = n * k * sC為存儲

17、總容量n為存放信息的盤面數k為每個盤面的磁道數s為每條磁道上記錄的二進制代碼數2、計算總線寬度、數據傳輸率總線寬度通常是指數據總線的根數，用 bit(位)表示，8位、16位、32位、即8根、16根、32根、 數據傳輸率Dr是指單位時間內磁道表面存儲器向主機傳送數據的位數或字節數，它與記錄密度Db和記錄介質的運動速度 V有關：Dr = Db * V3、字、位擴展位擴展：當主存儲器的字長與單個存儲芯片的字數相同而位數不相同時，可采用位擴展方式來組織多個存儲芯片構成主存儲器。字擴展：當主存儲器的字長與單個存儲芯片的字長相同而字數不相同時，可采用字擴展方式來組織多個存儲芯片構成主存儲器。4、計算Cache地址位、塊數；主存地址位、塊數；主存地址字段各段位數5、磁盤計算：存儲容量、平均尋址時間6、Cache： h,e,平均訪問時間h h=Nc