1、課程設計任務書學生姓名： 專業班級：電信1406班指導教師：工作單位：信息工程學院題目：多路數字定時搶答器設計仿真與制作初始條件：本課程設計，要求用集成電路：74LS148, 74LS279, 74LS48, 74LS192, NE555, 74LS00, 74LS121和其它器件等，實現八路定時搶答功能。用蜂鳴器作聲電器件，工作電源Vcc為+5V。要求完成的主要任務：（包括課程設計工作量及其技術要求，以及說明書撰寫等具體要求）1、課程設計工作量：1周內完成多路數字定時搶答器電路的設計、仿真、裝配與調試。2、技術要求：可同時供8名選手（或代表隊）參賽，其編號分別是0到7,各用一個搶答按鈕，按鈕

2、的編號與選手的編號相對應。給節目主持人設置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答的開始。搶答器具有數據鎖存和顯示的功能。 搶答開始后，若有選手按動搶答按鈕，編號立即鎖存， 并數碼管上顯示選手的編號，同時揚聲器給出聲音提示；同時封鎖輸入電路，禁止其它選手搶答。 優先搶答選手的編號一直保持到主持人將系統清零為止。搶答器具有定時搶答的功能，且一次搶答的時間可以由主持人設定（如30秒）。當主持人啟動“開始”鍵后，要求定時器立即進行減計時，并用顯示器顯示，同時揚聲器發出短暫的聲響，聲響持續時間 0. 5秒左右。參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選

3、手的編號和搶答時刻的時間，并保持到主持人將系統清零為止；如果定時搶答的時間已到，而沒有選手搶答時，本次搶答無效，系統進行短暫的報警，并封鎖輸入電路，禁止選手超時后搶答，定時顯 木器.上顯示 00。確定設計方案，按功能模塊的劃分選擇元、器件和中小規模集成電路，設計分電路，畫出 總體電路原理圖，闡述基本原理。3、查閱至少 5篇近5年參考文獻。按武漢理工大學課程設計工作規范要求撰寫設計報告書。全文用 A4紙打印，圖紙應符合繪圖規范。時間安排：1）第1-2天，查閱相關資料，學習設計原理。2）第3-4天，方案選擇和電路設計仿真。Word資料3 )第4-5 天， 電路調試和設計說明書撰寫。4)第6 天，上

4、交課程設計成果及報告，同時進行答辯。指導教師簽名：系主任(或責任教師)簽名：年月日年月日Word 資料摘要1.緒論2.設計的目的及要求2.1 設計目的2.2 功能要求3.設計方案與原理4.電路設計4.1 單元電路設計4.1.1 搶答電路設計4.1.2定時電路設計4.1.3報警電路設計4.1.4控制電路設計4.2 搶答器整體電路設計5.電路仿真6.電路的焊接與調試6.元件清單7.心得體會附錄目錄1.2.3.3.3.4.6.6.6.1.0.1.3.1.6.1.9.2.2.2.4.2.7.2.8.2.9.3.0.摘要本次設計采用74 系列常用集成芯片和其它器件，完成多路數字定時搶答器的設計與制作。該

5、搶答器具有搶答、定時、報警三個功能。當主持人將開關置于“清零”位置時，搶答器處于禁止狀態，同時給定時器預設搶答時間。當主持人打開開關時，報警器發聲提示搶答開始，搶答器處于工作狀態，定時器開始在脈沖的觸發下倒計時，如有選手在預設的搶答時間內按下搶答鍵，選手顯示器顯示選手編號，報警器發聲提示有選手搶答；如無選手在預設的搶答時間內搶答，定時器倒計時至零，報警器發聲提示搶答時間截止，并封鎖搶答器。當選手搶答并回答完畢或定時器倒計時至零時，主持人控制開關至“清零”位置，電路回復禁止工作狀態。關鍵詞 ：搶答器，多路，定時，報警AbstractThis design uses 74 series of co

6、mmon integrated chips and other devices, complete the design and manufacture of multi-channel digital timing responder.The responder has the answer, timing, alarm function three. When the moderator will switch under the "clear" position, the responder in the forbidden state, also makes the

7、 timer preset vies to answer first time. When the host when the switch is on, the alarm sound prompt answer in the beginning, the responder is in working state, the timer begins in the pulse trigger countdown, if players in the default answer in time, press the answer key, players display show conte

8、stant numbers, the alarm sound show contestant vies to answer first; if no player in the preset vies to answer first time vies to answer first, timer countdown to zero, alarm sound prompt answer deadline, and the blockade of the responder. When the contestant vies to answer first and answer complete

9、 or timer countdown to zero, the host control switch to the "clear" position, a circuit back work disabled state.Keywords: responder, multiplex, timing, alarm1 .緒論搶答器是一種應用非常廣泛的電子電器設備，在各種搶答場合，競賽中， 它能迅速客觀地分辨出最先獲得發言權的選手以及實現設定發言時間、記錄分數等功能。早期的搶答器只由幾個三極管、可控硅、發光管等組成，能通過發光管的指示辨認出選手號碼，現在大多數搶答器均使用單片

10、機和數字集成電路，并增加了許多新的功能，如選手號碼顯示、搶答前或搶答后的計時、選手得分顯示等功能。搶答器在生活中應用極其廣泛，作為電工類的學生，理解搶答器的原理并制作搶答器，具有極高的現實意義。本次設計利用集成芯片設計出八路數字定時搶答器，搶答器具有搶答、定時、 報警三個功能，滿足在小型場合八人在預設時間內進行搶答的要求。2 .設計的目的及要求2.1 設計目的本課程設計的目的是用74 系列集成電路和其它器件等設計并制作八路定時搶答器，并用蜂鳴器作聲電器件。2.2 功能要求1 .可同時供8 名選手（或代表隊）參賽，其編號分別是0 到7，各用一個搶答按鈕按鈕的編號與選手的編號相對應。給節目主持人設

11、置一個控制開關，用來控制系統的清零（編號顯示數碼管滅燈）和搶答的開始。2 .搶答器具有數據鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并數碼管上顯示選手的編號，同時揚聲器給出聲音提示；同時封鎖輸入電路，禁止其它選手搶答。優先搶答選手的編號一直保持到主持人將系統清零為止。3 .搶答器具有定時搶答的功能，且一次搶答的時間可以由主持人設定（如30 秒 ）。當主持人啟動“開始”鍵后，要求定時器立即進行減計時，并用顯示器顯示，同時揚聲器發出短暫的聲響，聲響持續時間 0. 5秒左右。4 .參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選 手的編號和搶答時刻的時

12、間，并保持到主持人將系統清零為止；如果定時搶答的時間已到, 而沒有選手搶答時，本次搶答無效，系統進行短暫的報警，并封鎖輸入電路，禁止選手超 時后搶答，定時顯小器上顯小 0003 .設計方案與原理方案原理框圖如下：Word資料圖1方案原理框圖工作原理：整個電路分為搶答電路、定時電路、報警電路、控制電路四個部分，由控 制電路協調各功能電路之間的工作。接通電源后，主持人將開關置于“清零”位置，搶答器處于禁止狀態，編號顯示器滅燈， 定時器預設時間；主持人將開關打開，搶答器處于工作狀態，定時器倒計時，揚聲器給出 聲提小。當選手在定時時間內按動搶答按鈕時，搶答器完成四項工作：優先編碼電路立即分 辨出搶答者

13、的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號；揚聲器發出 短暫響聲，提醒節目主持人注意；控制電路要對輸入編碼電路進行封鎖，避免其他選手 再次進行搶答；控制電路使定時器停止工作，定時顯示器上顯示剩余的搶答時間，并保 持到主持人將系統清零為止。當選手將問題回答完畢，主持人再次將開關置于“清零”位置, 系統恢復到禁止工作狀態，以便進行下一輪搶答。當定時器倒計時至零，卻沒有選手搶答時，報警器報警，搶答電路封鎖，禁止選手超 時后搶答。方案有控制電路部分，能通過控制電路協調各功能電路工作。由上述可見，此方案能更好地滿足設計要求，故本設計采用此方案。4 .電路設計4.1 單元電路設計4.1.1 搶

14、答電路設計搶答電路由優先編碼器74LS148、鎖存器74LS279、譯碼器74LS48等集成電路和按鍵 開關、電阻、數碼管組成，下面先說明集成電路的工作原理，再說明搶答電路的工作原理。1 .集成電路工作原理(1) 74LS148優先編碼器工作原理74LS148是8-3線優先編碼器，其管腳圖及功能表如下：VCC EO GS h 12 li Io Ya16 15 14 13 12 11 10 974LS1481234S678irniiiir14115 16 17 El Y2 Y1GND圖2 74LS148弓唧圖表1 74LS148功能表輸入輸出EII 0I 1I 2I 3立I 5I 6I 7Y2Y

15、1Y0GSEo11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101如 圖表 所 示， ET為 74LS 148 優先 編碼 器的使能輸入端，低電平有效；I7-I0為輸入端；Y2-Y0為輸出端；E0為使能輸出端，高電平有效；GS為擴展輸出端，是控制標志，當 GS=0表示編碼輸出，GS=1表示不是編碼輸出。(2) 74LS279鎖存器的工作原理74LS279鎖存器為4個R S鎖存器，其管腳圖及功能表如下：VCC 4S 4A 4R 4Q 3Sz

16、3Si 3Q16 15 14 13 12 11 10 974LS279123456781R ISi ISi IQ 2R 2S 2QGND圖3 74LS279弓I腳圖表2 74LS279真值表輸入輸出RSQ00110101011保持如圖表所示，當S=0, R=1時，Q=1;當S=1, R=0時，Q=0;當S = R=1時，Q被鎖存在已建立的電平中；當S= R=0時Q為不穩定的高電平狀態。(3) 74LS48譯碼器74LS48為BCD-7段譯碼顯示器驅動器，其管腳圖和動能表如下：vcc16 15 14 13 12 1174LS4812 34567B C LT RBI RBO D AGND圖4 74

17、LS48弓唧圖表3 74LS48真值表LTRBIDBCABTabcdefg顯示1100001111111001000110110000110010111011012100111111100131010010110011410101110110115101101001111161011111110000711000111111118110011111101190111111118 （亮燈）00000000消隱10000000000000消隱輸入輸出如圖表所示，BI/RBO為消隱輸入端（低電平有效），LT為燈測試輸入端（低電平有效），由為脈沖消隱輸入端（低電平有效）。當 LT =1 , RBI=1

18、 , Bl=1 , DCBA輸入 二進制數據時正常譯碼。當LT =0,無論其他輸入為何種狀態，ag全輸出，顯示8" ；*I =0時，ag全為 0,數碼管無顯示。2 .搶答器工作原理搶答器電路圖如圖6所示，主要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存 電平信號，并通過譯碼顯示電路顯示編號；二是在有選手搶答后禁止其他選手的搶答。搶答器工作原理：(1)主持人將開關置于“清零”位置，即主持人開關閉合時，優先編碼器百端輸入低電 平使能，優先編碼器正常工作，八個輸入端皆輸入高電平，三個輸出端及 GS端輸出高電 平;74LS279鎖存器的四個RS觸發器的端R輸入低電平，S端輸入高電平，Q端皆

19、輸出低電 平；74LS48譯碼器的BT端輸入低電平，譯碼器不工作，顯示器消隱。(2)主持人打開開關時，優先編碼器和鎖存器同時處于工作狀態，鎖存器的四個R輸入端輸入高電平，S端輸入高電平，RS觸發器保持輸出低電平，譯碼器仍不工作，顯示器 消隱。搶答器由于等待工作狀態。當有選手按下搶答器時，如編號 6的選手按下搶答器， 優先編碼器 I6=0, A2AiA0=110,鎖存器 4Q3Q2Q=110 ,譯碼器 DCBA=0110,經 74LS48 譯碼后，顯示器顯示“6”。此外，優先編碼器GS=0,鎖存器1Q=1 ,經控制電路輸入優先 編碼器ET=1,優先編碼器不能工作，進而禁止其他選手的搶答信號輸入搶

20、答器，即禁止其 他選手搶答。(3)待搶答選手回答完畢，主持人再次將開關置于“清零”端，顯示器消隱，搶答電路復位。以6號選手搶答為例，搶答器仿真結果如下圖所示圖5搶答器電路圖4.1.2定時電路設計定時電路由加減計數器74LS192、74LS48譯碼器、定時器555和電容、電阻、數碼管組成，下面先說明集成電路及秒脈沖產生電路的工作原理，再說明定時電路的工作原理。1 .集成電路的工作原理(1) 74LS192加減計數器工作原理74LS192是具有置數和清零功能的同步十進制減計數器，具引腳圖和真值表如下:VCCACLEAR BORCARIDCDIII IIIII161514 131211109)74L

21、S19212345678IIII I I I |B QB QA DN UP QC QA GND圖6 74LS192弓I腳圖表4 74LS192真值表輸入輸出MRPLCPuCPdP3P2P1P0Q3Q2Q1Q01XXXxxXX000000XXdcbadcba01JL1xXXx加計數011-TLxXXX減計數P。，Pi,P2,P3為預置數輸入端；Q。，Qi,Q2,Q3為計數數據輸出端；CPu為加計數時鐘的輸入端；CPd為減計數時鐘的輸入端； 元D為借位輸出端； 寂 為進位輸出端。工作原理：R=0, PL=1 ,時鐘從CPu腳輸入，在其上升沿的作用下加計數；R=0,瓦=1 , 時鐘從CPd腳入，在下

22、降沿的作用下減計數；R=0 , PL =0 ,預置數據P0-P3,Q3Q2Q1Q0 p3P2P1P0;R=1,無條件復位。(2)74LS48譯碼器工作原理見4.1.1。2 .秒脈沖產生電路的工作原理秒脈沖產生電路由定時器555及其外圍電路組成，其電路圖如圖 7所示。定時器555的3腳輸出脈沖，其計數脈沖周期T (R11 2R12)C2Ln2 ,據電路參數可計 算得T 1s,符合設計要求。其仿真結果如圖8所示。DNGCCV52V CHTR T21k R比R1120k圖7秒脈沖產生電路圖3 .定時電路工作原理定時電路電路圖如圖10所示。定時電路主要接收秒脈沖電路輸出的脈沖實現搶答倒計時，同時輸出端

23、與控制電路相連，實現時序控制。電路圖下面三個元件組合，計數器 CPd腳輸入秒脈沖，實現個位倒計 時，上面三個元件組合，計數器 CPd腳與下方計數器借位端相連，實現十位倒計時。一BC&RW汨心RS圖9定時電路圖工作原理：(1)主持人開關置于“清零”位置，即主持人開關閉合時，R=0, PL=0,上方計數器 Q3Q2Q1Q0 p3P2PiP0=0011 ,下方計數器 Q3Q2Q1Q0 p3P2PiP0=0000,即向定時電 路預置搶答時間30s0(2)主持人打開開關，R=0, PL=1 ,時鐘脈沖從CPd腳入，在下降沿的作用下減計 數，倒計時時間顯示在數碼管上，如有選手搶答，鎖存器1Q端輸出

24、低電平，并通過控制電路使CPd腳輸入低電平，計數器停止計數并顯示此時的倒計時時間；如無選手搶答，且 定時器倒計時至零，數碼管顯示“00”，十位74LS192計數器元D輸出低電平，通過控制電 路封鎖搶答器。4.1.3 報警電路設計報警電路由單穩態觸發器 74LS121、電容、電阻、蜂鳴器、三極管組成，下面先說明 集成電路的工作原理，再說明報警電路的工作原理。1 .集成電路的工作原理(1)單穩態觸發器74LS121工作原理74LS121為采用上升沿或下降沿觸發的單穩態電路，內部觸發器 TR的邏輯表達式為TR (A1 A2)B,它的引腳圖及真值表如下：VCCNCNCRxCxRINCI Illi II

25、141312111098:74LS121123 4567IIII I II-QlNCAl A2BQ2GND圖10 74LS121引腳圖表5 74LS121真值表InputsOutputsA1BQQLXHLHXLHLHXXLHHHXHH1HIHH1XHLXrXLT2 .報警電路工作原理報警電路圖如圖11所示。報警電路主要由74LS121輸入端接收主持人控制開關、優先編碼器、計時器變化時產 生的脈沖，使Q端輸出低電平，PNP三極管導通，此時蜂鳴器有電流流過，從而發聲。74LS121脈沖寬度T=RCln2,取圖示參數，T 0.5s,符合設計要求。圖11報警電路圖工作原理：(1)如圖所示，主持人控制開

26、關處接入右邊 74LS121的B腳，74121的A1、A2腳接 地，當主持人開關由閉合變為打開時，B腳輸入的電平由低電平變為高電平， 參照74LS121 真值表最后一行，Q腳輸出負脈沖，PNP三級管在負脈沖時導通，蜂鳴器發聲提示搶答開 始。(2)如電路圖所示，優先編碼器 EO腳通過與非門接入左邊74LS121的A1腳，計時 器的TC7腳接入左邊74LS121的A2腳，74LS121的B腳接高電平。有選手搶答時，EO腳 由低電平變為高電平，A1腳輸入由高電平變為低電平，A2腳為高電平，參照74LS12真值 表第六行，此時Q腳輸出負脈沖，PNP三級管在負脈沖時導通，蜂鳴器發聲提示有選手搶n

27、76;(3)如電路圖所示，優先編碼器 EO腳通過與非門接入左邊74LS121的A1腳，計時 器的TC7腳接入左邊74LS121的A2腳，74LS121的B腳接高電平。無選手搶答且計時器 倒計時至零時，TCD腳由高電平變為低電平，A2腳輸入由高電平變為低電平，參照74LS12 真值表第五行，此時Q腳輸出負脈沖，PNP三級管在負脈沖時導通，蜂鳴器發聲提示搶答 時間截止，禁止搶答。4.1.4 控制電路設計控制電路由三輸入與門74LS11、兩輸入與非門74LS00組成，實現協調各部分電路工作 的功能。1 .集成芯片(1) 74LS11的邏輯表達式為Y ABC,其引腳圖及真值表如下：VCCIC1Y3C3

28、83A3YIIIIIII141312111098774LS11123 4567IIII I I I1A IB 2A 2B 2C 2Y GND圖12 74LS11引腳圖表6 74LS11真值表輸入輸出ABCY0000001111(2) 74LS00的邏輯表達式為Y AB ,其引腳圖及真值表如下:VCC484A4Y3B3A 3YIIIIIII141312111098>74LSOO1234567-II_III I I-1A1B1Y2A2B2YGND圖13 74LS00弓唧圖表7 74LS00真值表輸入輸出ABY0010111011102.控制電路基本原理控制電路圖如圖14所示。控制電路主要通過

29、74LS11、74LS00兩個集成芯片控制搶答電路、定時電路之間協調 工 作。因控制電路與各功能電路聯系緊密，故將整體電路圖展出，以便于敘述控制電路 原理。圖15搶答器整體電路圖工作原理：(1)當主持人閉合開關時，三與門B輸入001,輸出0,使搶答電路譯碼器不能工作， 搶答數碼管消隱；同時三與門B輸出接入與非門A,與非門A輸出1,與非門A的輸出接入 三與門A及與非門B,使秒脈沖能輸入到定時電路且優先編碼器能正常工作。(2)當主持人打開開關時，三與門B輸入110,輸出0,使搶答電路譯碼器不能工作， 搶答數碼管消隱；同時三與門B輸出接入與非門A,與非門A輸出1,與非門A的輸出接入 三與門A及與非門

30、B,使秒脈沖能輸入到定時電路且優先編碼器能正常工作。(3)當有人進行搶答時，三與門 B輸入111,輸出1,使搶答電路譯碼器正常工作， 搶答數碼管顯示選手編號；同時三與門B輸出接入與非門A,與非門A輸出1,與非門A的 輸出接入三與門A及與非門B,三與門A輸出0,定時器停止倒計時，優先編碼器禁止工作。(4)當無人搶答且倒計時倒計至零時， 計時器的元7腳輸出低電平，輸入三與門A及 與非門B,三與門A及與非門B輸出1,禁止計時器工作，并封鎖優先編碼器。4.2搶答器整體電路設計搶答器整體電路圖如圖16所示。圖16搶答器整體電路圖搶答器整體電路原理：選手的編號分別為 0-7,分別對應優先編碼器的口仃，搶答

31、 后顯示器上顯示的分別是 0、1、2、3、4、5、6、7。(1)當主持人開關置于“清零”的位置時，輸出低電平，定時電路預置搶答時間 30s。74LS279鎖存器的四個RS觸發器的端R輸入低電平，S端輸入高電平，Q端皆輸出低 電平，故三與門B輸入000,輸出0, 74LS48譯碼器的后端輸入低電平，譯碼器不工作， 顯示器消隱。三與門B輸出接入與非門A,與非門A輸出1,與非門A的輸出接入三與門A,使秒脈 沖能輸入到定時電路。三與門B輸出接入與非門A,與非門A輸出1,與非門A的輸出接入與非門B,優先編 碼器ET端輸入低電平使能，優先編碼器正常工作，八個輸入端皆輸入高電平，三個輸出端 及GS端輸出高電

32、平。(2)主持人開關打開時，輸出高電平，優先編碼器和鎖存器同時處于工作狀態，鎖存器的四個R輸入端輸入高電平，S端輸入高電平，RS觸發器保持輸出低電平，三與門 B輸 入110,輸出0,三與門B輸出接入與非門A,與非門A輸出1,與非門A的輸出接入三與 門A使秒脈沖能輸入到定時電路，個位計數器 R=0, PL=1 ,時鐘脈沖從CPd腳入，在下降 沿的作用下減計數，倒計時時間顯示在數碼管上。三與門B輸出接入與非門A,與非門A輸出1,與非門A的輸出接入與非門B,優先編 碼器ET端輸入低電平使能，優先編碼器處于待工作狀態。主持人控制開關處接入右邊 74LS121的B腳，74121的A1、A2腳接地，當主持

33、人開 關由閉合變為打開時，B腳輸入的電平由低電平變為高電平，參照 74LS121真值表最后一 行，Q腳輸出負脈沖，PNP三級管在負脈沖時導通，蜂鳴器發聲提示搶答開始。(3)主持人開關打開，有選手搶答時，選手搶答信號經優先編碼器、鎖存器、譯碼器至顯示管顯示對應的選手編號。止匕外，優先編碼器 GS=0,鎖存器1Q=1 ,經控制電路輸入優 先編碼器ET=1,優先編碼器不能工作，進而禁止其他選手的搶答信號輸入搶答器，即禁止 其他選手搶答。74LS148的EO腳由低電平變為高電平，74LS121的A1腳輸入由高電平變為低電平， A2腳為高電平，參照74LS12真值表第六行，此時Q腳輸出負脈沖，PNP三級

34、管在負脈沖 時導通，蜂鳴器發聲提示有選手搶答。(4)無選手搶答，倒計時倒計至零時，定時器數碼管顯示“ 00”，十位74LS192計數器元； 輸出低電平，通過控制電路封鎖搶答器。計數器的 元；腳由高電平變為低電平，74LS121的A2腳輸入由高電平變為低電平， 參照74LS12真值表第五行，此時Q腳輸出負脈沖，PNP三級管在負脈沖時導通，蜂鳴器發 聲提示搶答時間截止，禁止搶答。(5)待搶答選手回答完畢，主持人再次將開關置于“清零”端，定時器預置搶答時間30s,顯示器消隱，搶答電路復位。5.電路仿真1 .主持人開關置于“清零”的位置時，搶答顯示器消隱，定時器預置搶答時間30s,電路仿 真如圖17所

35、示圖17電路仿真12 .主持人打開開關，蜂鳴器發聲提示搶答開始，定時器開始倒計時，電路仿真如圖18所示。圖18電路仿真23.有選手搶答時，蜂鳴器發聲提示有選手搶答，搶答顯示器顯示搶答選手編號，定時 器停止倒計時，電路仿真如圖19所示。圖19電路仿真34.無選手搶答，定時器倒計時至零，蜂鳴器發聲提示搶答時間截止，電路仿真如圖20所示。圖20電路仿真4由電路仿真圖可知，仿真電路符合設計要求，證明設計電路可行。6.電路的焊接與調試依整體電路圖焊接實物，按設計原理對焊接實物進行調試。1 .主持人開關閉合時，搶答顯示器消隱，定時器預置搶答時間30s,電路實物如圖21所圖21電路實物圖1222 .主持人打

36、開開關，蜂鳴器發聲提示搶答開始，定時器開始倒計時，電路實物如圖 所示。圖22電路實物圖23 .有選手搶答時，蜂鳴器發聲提示有選手搶答，搶答顯示器顯示搶答選手編號，定時 器停止倒計時，電路實物如圖23所示圖23電路實物圖34 .無選手搶答，定時器倒計時至零，蜂鳴器發聲提示搶答時間截止，電路實物如圖 24 所示。圖24電路實物圖4由電路實物圖知，電路實物符合設計要求，本次設計完成設計任務6 .元件清單廳R型號名稱數量備注174LS279鎖存器1工作電壓5V274LS148r優先編碼器1工作電壓5V374LS48七段譯碼顯示器3工作電壓5V4/共陰極七段數碼顯示管3工作電壓5V574LS192十進制

37、可逆計數器2工作電壓5V6NE555555計時器1工作電壓5V774LS121非重復觸發單穩態觸發器1工作電壓5V874LS00兩輸入與非門1工作電壓5V974LS11三輸入與門1工作電壓5V108550三極管1工作電壓5V11R1-R101KQ10用于搶答器電路12R1120KQ1連接NE555的7腳與8腳13R1268KQ1連接NE555的6腳與7腳14R13、R1575KQ2用于報警電路15R14、R161KQ2用于報警電路16C10.01uF1連接NE555的5腳與地17C210uF2接NE555的6腳與地18C3、C410uF1用于報警電路19S0 S7按鍵開關8供選手搶答20S8單

38、刀雙擲開關1主持人開關21/蜂鳴器25V7 .心得體會本次課程設計是在數字電子技術基礎這門課程的考試之后，本來考完數電，我對自己掌握的數電知識還是蠻自信的，但真到抽好課設題目準備設計電路時，我才發現自己所學甚淺。搶答器這個課題數電實驗是做過的，當時數電實驗電路只包括搶答這一功能，電路相對很簡單，可行度極高。但本次設計不僅要求搶答電路，還要求有定時電路、報警電路，實話說，當時拿到這個題目，看到有這么多的設計要求，我想換個設計題目，但后來想想每個題目都不易，堅持總會有結果，便這么堅持了下來。我是從設計分電路開始本次課程設計的，最開始，設計搶答電路與定時電路，這兩個電路在數電實驗中做過，雖然芯片多了些，對著功能表還是輕松地設計出來。設計到報警電路就出了些小問題，不知道該怎么觸發使蜂鳴器響確定的時間，后來查查觸發器的功能表，再查查網上的設計電路，報警電路就出來了。設計電路時最大的問題是如何讓各個功能電路協調工作，比如說有選手搶答時，優先編碼器得封鎖，定時器倒計時需停止，蜂鳴器也得發聲，這不是簡單的單路反饋，而是多路并行反饋