1、EXIT 組合邏輯電路組合邏輯電路EXIT概述概述第第 3章組合邏輯電路章組合邏輯電路 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險加法器和數值比較器加法器和數值比較器數據選擇器數據選擇器與數據分配器與數據分配器譯碼器譯碼器編碼器編碼器組合邏輯電路的組合邏輯電路的分析和設計方法分析和設計方法本章小結本章小結EXIT 組合邏輯電路組合邏輯電路EXIT主要要求：主要要求： 掌握掌握組合邏輯電路和時序邏輯電路的概念組合邏輯電路和時序邏輯電路的概念。 了解組合邏輯電路的特點與描述方法。了解組合邏輯電路的特點與描述方法。 3.1概述概述EXIT 組合邏輯電路組合邏輯電路EXIT一、組合邏輯電路的概念

2、一、組合邏輯電路的概念 指任何時刻的輸出僅取決于指任何時刻的輸出僅取決于該時刻輸入信號的組合，而與電該時刻輸入信號的組合，而與電路原有的狀態無關的電路。路原有的狀態無關的電路。 數字電路根據邏輯功能特點的不同分為數字電路根據邏輯功能特點的不同分為 組合邏輯電路組合邏輯電路 時序邏輯電路時序邏輯電路 指任何時刻的輸出不僅取決指任何時刻的輸出不僅取決于該時刻輸入信號的組合，而且于該時刻輸入信號的組合，而且與電路原有的狀態有關的電路。與電路原有的狀態有關的電路。 EXIT 組合邏輯電路組合邏輯電路EXIT二、組合邏輯電路的特點與描述方法二、組合邏輯電路的特點與描述方法 組合邏輯電路的邏輯功能特點：組

3、合邏輯電路的邏輯功能特點： 沒有存儲和記憶作用。沒有存儲和記憶作用。 組合電路的組成特點：組合電路的組成特點： 由門電路構成，不含記憶單元，只存在從輸入到輸由門電路構成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。出的通路，沒有反饋回路。 組合電路的描述方法主要有邏輯表達式、組合電路的描述方法主要有邏輯表達式、真值表、卡諾圖和邏輯圖等。真值表、卡諾圖和邏輯圖等。 EXIT 組合邏輯電路組合邏輯電路EXIT主要要求：主要要求：理解組合邏輯電路理解組合邏輯電路分析與設計的基本方法分析與設計的基本方法。熟練掌握邏輯功能的熟練掌握邏輯功能的邏輯表達式、真值表、邏輯表達式、真值表、卡諾圖和邏輯

4、圖卡諾圖和邏輯圖表示法及其相互轉換。表示法及其相互轉換。3.2組合邏輯電路的組合邏輯電路的分析方法和設計方法分析方法和設計方法 EXIT 組合邏輯電路組合邏輯電路EXIT3.2.13.2.1組合邏輯電路的基本分析方法組合邏輯電路的基本分析方法分析思路：分析思路：基本步驟：基本步驟：根據給定邏輯電路，找出輸出輸入間的邏輯關系，根據給定邏輯電路，找出輸出輸入間的邏輯關系，從而確定電路的邏輯功能。從而確定電路的邏輯功能。 根據給定邏輯圖根據給定邏輯圖寫出輸出邏輯式寫出輸出邏輯式，并進行必要的化簡，并進行必要的化簡列真值表列真值表分析邏輯功能分析邏輯功能EXIT 組合邏輯電路組合邏輯電路EXIT 例例

5、 分析下圖所示邏輯分析下圖所示邏輯 電路的功能。電路的功能。解：解： ( (1) )寫出輸出邏輯函數式寫出輸出邏輯函數式BAY 1ABCCBACBACBA CBACBA )(CYY 1CBA ABCYY1YY1001010100111( (3) )分析邏輯功能分析邏輯功能( (2) )列邏輯函數真值表列邏輯函數真值表111011101001110010100000YCBA輸輸 出出輸輸 入入01010000111100001111根據異或功能可列出真值表如右表；根據異或功能可列出真值表如右表；也可先求標準與或式，然后得真值表。后也可先求標準與或式，然后得真值表。后者是分析電路的常用方法，下面介

6、紹之。者是分析電路的常用方法，下面介紹之。通過分析真值表通過分析真值表特點來說明功能。特點來說明功能。 A、B、C 三個輸入變量中，有奇數個三個輸入變量中，有奇數個 1時，輸出為時，輸出為 1，否則輸出為，否則輸出為 0。因此，圖示。因此，圖示電路為三位判奇電路，又稱奇校驗電路。電路為三位判奇電路，又稱奇校驗電路。0101001100111111EXIT 組合邏輯電路組合邏輯電路EXIT 初學者一般從輸入向輸出逐級寫出各初學者一般從輸入向輸出逐級寫出各個門的輸出邏輯式。熟練后可從輸出向輸個門的輸出邏輯式。熟練后可從輸出向輸入直接推出整個電路的輸出邏輯式。入直接推出整個電路的輸出邏輯式。 由由

7、Si 表達式可知，表達式可知，當輸入有奇數個當輸入有奇數個 1 時，時，Si = 1，否則，否則 Si = 0。 例例 分析下圖電路的邏輯功能。分析下圖電路的邏輯功能。解：解：( (2) )列真值表列真值表( (1) )寫出輸出邏輯函數式寫出輸出邏輯函數式AiBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 11AiBi Ci-10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi-1BiAi輸輸 出出輸輸 入入11110000由由 Ci-1 表達表達式可畫出其式可畫出其卡諾圖為：卡諾圖為：11101000可

8、列出真值表為可列出真值表為1 iiiiCBAS( (3) )分析邏輯功能分析邏輯功能將兩個一位二進制數將兩個一位二進制數 Ai 、Bi 與低位來的進與低位來的進位位 Ci- -1 相加，相加，Si 為本位和，為本位和，Ci 為向高位產生的為向高位產生的進位。這種功能的電路稱為全加器。進位。這種功能的電路稱為全加器。EXIT 組合邏輯電路組合邏輯電路EXIT3.2.23.2.2組合邏輯電路的基本設計方法組合邏輯電路的基本設計方法 設計思路：設計思路：基本步驟：基本步驟： 分析給定邏輯要求，設計出能實現該功能分析給定邏輯要求，設計出能實現該功能的組合邏輯電路。的組合邏輯電路。 分析設計要求并分析設

9、計要求并列出真值表列出真值表求最簡輸出求最簡輸出邏輯式邏輯式畫邏輯圖畫邏輯圖 工藝設計。工藝設計。 首先分析給定問題，弄清楚輸入變量和輸出變量是首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規定它們的符號與邏輯取值哪些，并規定它們的符號與邏輯取值( (即規定它們何時即規定它們何時取值取值 0 ，何時取值，何時取值1) ) 。然后分析輸出變量和輸入變量。然后分析輸出變量和輸入變量間的邏輯關系，列出真值表。間的邏輯關系，列出真值表。根據真值表用代數法或卡諾圖法求最簡與或式，根據真值表用代數法或卡諾圖法求最簡與或式，然后根據題中對門電路類型的要求，將最簡與或式變然后根據題中對門電路類型的要求，

10、將最簡與或式變換為與門類型對應的最簡式。換為與門類型對應的最簡式。 EXIT 組合邏輯電路組合邏輯電路EXIT下面通過例題學習下面通過例題學習如何設計組合邏輯電路如何設計組合邏輯電路 ( (一一) )單輸出組合邏輯電路設計舉例單輸出組合邏輯電路設計舉例 例例 設計一個設計一個A、B、C三人表決電路。當表決某個提案時，三人表決電路。當表決某個提案時，多數人同意，則提案通過，但多數人同意，則提案通過，但A具有否決權。用與非門實現。具有否決權。用與非門實現。解：解： ( (1) )分析設計要求，列出真值表分析設計要求，列出真值表設設 A、B、C 同意提案時取值同意提案時取值為為 1，不同意時取值為，

11、不同意時取值為 0；Y 表示表示表決結果，提案通過則取值為表決結果，提案通過則取值為 1，否則取值為否則取值為 0。可得真值表如右。可得真值表如右。A、B、C三人表決電路三人表決電路多數人同意，則提案通過，但多數人同意，則提案通過，但A具有否決權具有否決權111011101001110010100000YCBA輸出輸出輸輸 入入0000000011111111110( (2) )化簡輸出函數化簡輸出函數Y=AC+ABABC0100 01 11 10 1 1 1 0 0 0 0 0用與非門實現用與非門實現，并求最簡與非式，并求最簡與非式=AC+AB=ACABEXIT 組合邏輯電路組合邏輯電路EX

12、IT( (3) )根據輸出邏輯式畫邏輯圖根據輸出邏輯式畫邏輯圖YABCY =ACAB 例例 設計一個監視交通信號燈工作狀態的邏輯電路。設計一個監視交通信號燈工作狀態的邏輯電路。 ( (二二) )多多輸出組合邏輯電路設計舉例輸出組合邏輯電路設計舉例 EXIT 組合邏輯電路組合邏輯電路EXITBiAi輸輸 入入CiSi輸輸 出出相加的兩個數相加的兩個數本位和本位和向高位的進位向高位的進位解：解：( (2) ) 求最簡輸出函數式求最簡輸出函數式Ci = Ai Bi( (3) ) 畫邏輯圖畫邏輯圖iiiBAS 10110101011000111BiAi輸輸 入入CiSi輸輸 出出00 例例 試設計半加

13、器試設計半加器電路。電路。將兩個將兩個 1 位二進制位二進制數相加，而不考慮低位數相加，而不考慮低位進位的運算電路，稱為進位的運算電路，稱為半加器。半加器。SiCiAiBi( (1) )分析設計要求，分析設計要求， 列真值表。列真值表。EXIT 組合邏輯電路組合邏輯電路EXIT半加器電路能用半加器電路能用與非門實現嗎？與非門實現嗎？用與非門實現的半加器電路為用與非門實現的半加器電路為AiBiSiCi1 iiiBAC iiBA iiiiiBABAS iiiiBABA iiiiiiABABBA. . 此式雖非最簡，但這樣可利用此式雖非最簡，但這樣可利用 Ci 中的中的信號信號 Ai Bi ，省去實

14、現省去實現 Ai 和和 Bi 的兩個非門，的兩個非門，從而使整體電路最簡。從而使整體電路最簡。EXIT 組合邏輯電路組合邏輯電路EXIT 象前面所講的用數字電路實現的象前面所講的用數字電路實現的一些數學關系如：一些數學關系如：Y=X2，Y=2X+3等等都是多輸出的組合邏輯電路。都是多輸出的組合邏輯電路。EXIT 組合邏輯電路組合邏輯電路EXIT理解編碼的概念。理解編碼的概念。 理解常用編碼器的類型、邏輯功能和使用方法。理解常用編碼器的類型、邏輯功能和使用方法。3.3常用若干組合邏輯電路常用若干組合邏輯電路3.3.1 編碼器編碼器EXIT 組合邏輯電路組合邏輯電路EXIT一、編碼器的概念與類型一

15、、編碼器的概念與類型 編碼編碼 將具有特定含義的信息編將具有特定含義的信息編成相應二進制代碼的過程。成相應二進制代碼的過程。 實現編碼功能的電路實現編碼功能的電路 編碼器編碼器( (即即Encoder) ) 被編被編信號信號 二進制二進制代碼代碼 編編碼碼器器 編碼器編碼器 二進制編碼器二進制編碼器 二二- -十進制編碼器十進制編碼器 優先編碼器優先編碼器 普通編碼器普通編碼器EXIT 組合邏輯電路組合邏輯電路EXIT為什么要進行編碼？為什么要進行編碼？為了節約計算機的資源。為了節約計算機的資源。編碼器的輸入、輸出之間應滿足如下編碼器的輸入、輸出之間應滿足如下關系：關系：mN2需要編碼的信息量

16、需要編碼的信息量 二進制數的位數二進制數的位數EXIT 組合邏輯電路組合邏輯電路EXIT二、二進制編碼器二、二進制編碼器由上式可列出真值表為由上式可列出真值表為原原碼碼輸輸出出Y0=I1I3I5I71111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入被編信號高電平有效。被編信號高電平有效。要求：輸入信號有要求：輸入信號有8個，個，被編被編信號高電平有效，原碼輸出。信號高電平有效，原碼輸出。用用 n 位二進制數

17、碼對位二進制數碼對 2n 個個輸入信號進行編碼的電路。輸入信號進行編碼的電路。 二、二進制編碼器二、二進制編碼器Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7I1I2I3I4I5I6I7Y0Y1Y23 位二進制位二進制編碼器編碼器由真值表得到表達式如下：由真值表得到表達式如下：畫畫電電路路圖圖EXIT 組合邏輯電路組合邏輯電路EXITI1I2I3I4I5I6I7Y0Y1Y2I8I9Y310 線線 4 線編碼器線編碼器原碼輸出原碼輸出100110000000000001010000000011100010000000011000010000001010000010000000

18、10000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸出輸出輸入輸入被編信號被編信號高電平有效高電平有效三、二十進制編碼器三、二十進制編碼器EXIT 組合邏輯電路組合邏輯電路EXIT普通的編碼器存在的問題：普通的編碼器存在的問題：每一時刻只有一個信息有效，當輸入信息每一時刻只有一個信息有效，當輸入信息中出現不該出現的組合時，輸出混亂。中出現不該出現的組合時，輸出混亂。優先編碼器優先編碼器允許同時輸入兩個以上編碼信號。不過在設允許同時輸入兩個以上編碼信號。不

19、過在設計編碼器時已經將所有的輸入信號按優先順計編碼器時已經將所有的輸入信號按優先順序排了隊，當幾個輸入信號同時出現時，只序排了隊，當幾個輸入信號同時出現時，只對其中優先權最高的一個進行編碼。對其中優先權最高的一個進行編碼。EXIT 組合邏輯電路組合邏輯電路EXIT為何要使用為何要使用優先編碼器？優先編碼器？四、優先編碼器四、優先編碼器 ( (即即 Priority Encoder) ) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I

20、2I1I0輸輸 出出輸輸 入入允許同時輸入數個編碼信號，并只對其中允許同時輸入數個編碼信號，并只對其中優先權最高的信號進行編碼輸出的電路。優先權最高的信號進行編碼輸出的電路。 普通編碼器在任普通編碼器在任何時刻只允許一個輸何時刻只允許一個輸入端請求編碼，否則入端請求編碼，否則輸出發生混亂。輸出發生混亂。以以8線線3線優先編碼器為例線優先編碼器為例EXIT 組合邏輯電路組合邏輯電路EXIT下圖是下圖是8線線3線優先編碼器線優先編碼器74LS148的邏輯圖的邏輯圖圖3.3.3 8線3線優先編碼器74LS148的邏輯圖輸入輸入和輸和輸出均出均以低以低電平電平作為作為有效有效信號信號EXIT 組合邏輯

21、電路組合邏輯電路EXITSIIIIY)(76542SIIIIIIIIY)(765435421SIIIIIIIIIIY)(76564364210得到表達式為：得到表達式為：為了擴展電路的功能和增加使用的靈活性，為了擴展電路的功能和增加使用的靈活性，在在74LS148的邏輯電路中附加了由門的邏輯電路中附加了由門G1、G2和和G3組成的控制電路。組成的控制電路。(1) 為選通輸入端，在為選通輸入端，在 時，編碼器才正時，編碼器才正常工作；而在常工作；而在 時，所有的輸出均被封鎖時，所有的輸出均被封鎖為高電平。為高電平。S0S1SEXIT 組合邏輯電路組合邏輯電路EXIT)(76543210SIIII

22、IIIIYSSIIIIIIIISSIIIIIIIIYEX)()(7654321076543210只有當所有的編碼輸入端都是高電平（即沒有只有當所有的編碼輸入端都是高電平（即沒有編碼輸入），而且編碼輸入），而且S=1時，時， 才是低電平。因才是低電平。因此此 表示表示“電路工作，但無編碼輸入電路工作，但無編碼輸入”。SYSY只要有任何一個編碼輸入端有低電平信號輸只要有任何一個編碼輸入端有低電平信號輸入，且入，且S=1， 即為低電平，因此即為低電平，因此 的低電的低電平信號表示平信號表示“電路工作，而且有編碼輸入電路工作，而且有編碼輸入”。EXYEXY(2)(3)EXIT 組合邏輯電路組合邏輯電路

23、EXITEXIT 組合邏輯電路組合邏輯電路EXIT例：試用兩片例：試用兩片74LS148 接成接成16線線-4線編碼器，線編碼器，將將 16個低電平輸入信號編為個低電平輸入信號編為00001111 16個個4位二進制代碼。其中位二進制代碼。其中 的優先權最高，的優先權最高， 的優先權最低。的優先權最低。150 AA15A0A圖3.3.4 用兩片74LS148接成的16線4線優先編碼器EXIT 組合邏輯電路組合邏輯電路EXITCT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十進制優先編碼器十進制優先編碼器 CT74LS147I9 = 1，I8 = 0 時時，不

24、論不論 I0 I7 為為 0 還是還是 1，電路只，電路只對對 I8 進行編進行編碼，輸出反碼碼，輸出反碼 0111。反碼輸出反碼輸出被編信號輸入，被編信號輸入，( (省省略了略了 I0) )，低電平有效。，低電平有效。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸出輸入輸入 I9 = 0 時時，不論其他，不論其他 Ii 為為 0 還是還是 1，電路只，電路只對對 I9 進行編進行編碼碼，輸出，輸

25、出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為為反碼，其原碼為 1001。111010011001111111111111無編碼請求無編碼請求Y3Y2Y1Y0=1111依依次次類類推推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號優先級別從高到被編信號優先級別從高到低依次為低依次為 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。輸出為。輸出為BCD碼的反碼。碼的反碼。EXIT 組合邏輯電路組合邏輯電路EXIT主要要求：主要要求： 理解譯碼的概念。理解譯碼的概念。 掌握二進制譯碼器掌握二進制譯碼器 CT74LS138 的的邏輯功能和邏輯功能和

26、使用方法。使用方法。 3.3.2譯碼器譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握掌握用二進制譯碼器實現組合邏輯電路用二進制譯碼器實現組合邏輯電路的方法。的方法。 EXIT 組合邏輯電路組合邏輯電路EXIT一、譯碼的概念與類型一、譯碼的概念與類型 譯碼譯碼是是編碼編碼的逆過程。的逆過程。 將表示特定意義信息的將表示特定意義信息的二進制代碼翻譯出來。二進制代碼翻譯出來。 實現譯碼功能的電路實現譯碼功能的電路 譯碼器譯碼器( (即即 Decoder) ) 二進制二進制代碼代碼 與輸入代與輸入代碼對應的碼對應的特定信息特定信息 譯譯碼碼器器 譯碼器譯碼

27、器 二進制譯碼器二進制譯碼器 二二 - - 十進制譯碼器十進制譯碼器 數碼顯示譯碼器數碼顯示譯碼器 通用譯碼器通用譯碼器EXIT 組合邏輯電路組合邏輯電路EXIT為什么要進行譯碼？為什么要進行譯碼？為了節約計算機或為了節約計算機或CPU的資源。的資源。EXIT 組合邏輯電路組合邏輯電路EXIT二、二進制譯碼器二、二進制譯碼器 將輸入二進制代碼譯將輸入二進制代碼譯成相應輸出信號的電路。成相應輸出信號的電路。 n 位位二進制二進制代碼代碼 2n 位位譯碼譯碼輸出輸出二進制二進制譯碼器譯碼器 譯碼輸出譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼

28、輸出高電平有效譯碼輸出高電平有效譯碼輸出譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000譯碼輸出低電平有效譯碼輸出低電平有效EXIT 組合邏輯電路組合邏輯電路EXIT譯碼輸出譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼輸出譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000010AAY011AAY012AAY013AAY010AAY010AAY011AAY012AAY013AAYEXIT 組合邏輯電路組合邏輯電路EXIT011111

29、1111110111111011110111111011110111100111110111110111110110101111110110011111110000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸出輸出輸入輸入CT74LS138 真值表真值表( (一一) ) 3 線線 8 線線譯碼器譯碼器Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7EXIT 組合邏輯電路組合邏輯電路EXIT用與非門構成的用與非門構成的3線線8線譯碼器線譯碼器 ( (二

30、二) ) 3 線線 8 線線譯碼器譯碼器 CT74LS138 簡介簡介EXIT 組合邏輯電路組合邏輯電路EXITCT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖邏輯功能示意圖 3 位位二二進制碼進制碼輸入端輸入端8 個個譯碼輸出端譯碼輸出端低電平有效。低電平有效。使能端使能端 STA 高電平有效，高電平有效， STB、STC 低低電平有效，即當電平有效，即當 STA = 1， STB = STC = 0 時時譯碼譯碼，否則禁止譯碼。，否則禁止譯碼。EXIT 組合邏輯電路組合邏輯電路EXIT01111111111011

31、011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸出輸入輸入CT74LS138 真值表真值表允許譯碼器工作允許譯碼器工作禁止禁止譯碼譯碼 Y7 Y0 由輸入二進制碼由輸入二進制碼 A2、A1、A0 的取值決定。的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數式輸出邏輯函數式Y0=A2A1A0

32、=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二進制譯碼器能譯出輸入變量二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。器，也稱全譯碼器。其輸出端能提其輸出端能提供輸入變量的全部最小項。供輸入變量的全部最小項。 EXIT 組合邏輯電路組合邏輯電路EXIT例例試用兩片試用兩片3線線8線譯碼器線譯碼器74LS138組成組成4線線16線譯碼器，將輸入的線譯

33、碼器，將輸入的4位二進制代碼位二進制代碼D3D2D1D0譯成譯成16個獨立的低電平信號個獨立的低電平信號 。150 ZZEXIT 組合邏輯電路組合邏輯電路EXIT圖3.3.10 二十進制譯碼器74LS42返回返回二、二十進制譯碼器二、二十進制譯碼器 將將 BCD 碼的十組代碼譯成碼的十組代碼譯成 0 9 十個對應十個對應輸出信號的電路，又稱輸出信號的電路，又稱 4 線線 10 線線譯碼器。譯碼器。EXIT 組合邏輯電路組合邏輯電路EXIT 8421BCD 碼輸入端，碼輸入端，從高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。 10 個譯碼輸出端，個譯碼輸出端，低電平低電平

34、0 有效。有效。4 線線- -10 線譯碼器線譯碼器CT74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3EXIT 組合邏輯電路組合邏輯電路EXITYA0A1A2數碼顯示譯碼器數碼顯示譯碼器譯譯碼碼器器YYYYYY驅驅動動器器YYYYYYYA3a數碼顯示器數碼顯示器bcdefgbcdefgabcdefga三、數碼顯示譯碼器三、數碼顯示譯碼器 將輸入的將輸入的 BCD 碼譯成相應輸出信號，碼譯成相應輸出信號，以驅動顯示器顯示出相應數字的電路。以驅動顯示器顯示出相應數字的電路。 ( (一一) ) 數碼顯示譯碼器的結構和功能示意數碼顯示譯碼器的結

35、構和功能示意0101a數碼顯示器數碼顯示器bcdefgYA0A1A2數碼顯示譯碼器數碼顯示譯碼器譯譯碼碼器器YYYYYY驅驅動動器器YYYYYYYA3bcdefgabcdefga輸入輸入 BCD 碼碼輸出驅動七段數碼管顯示相應數字輸出驅動七段數碼管顯示相應數字0001EXIT 組合邏輯電路組合邏輯電路EXIT( (二二) )數碼顯示器簡介數碼顯示器簡介數字設備中用得較多的為七段數碼顯示器，又稱數數字設備中用得較多的為七段數碼顯示器，又稱數碼管。常用的有半導體數碼顯示器碼管。常用的有半導體數碼顯示器( (LED) )和液晶顯示器和液晶顯示器( (LCD) )等。它們由七段可發光的字段組合而成。等

36、。它們由七段可發光的字段組合而成。 1. 七段半導體數碼七段半導體數碼顯示器顯示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP發光字段，由管腳發光字段，由管腳 a g 電平控制是否發光。電平控制是否發光。小數點，需要時才點亮。小數點，需要時才點亮。顯示的數字形式顯示的數字形式發光原理發光原理顯顯示示結結構構字型字型EXIT 組合邏輯電路組合邏輯電路EXIT主要優點：字形清晰、工作電壓低、體積小、可靠主要優點：字形清晰、工作電壓低、體積小、可靠 性高、響應速度快、壽命長和亮度高等。性高、響應速度快、壽命長和亮度高等。 主要缺點：工作電流大，每字段工作

37、電流約主要缺點：工作電流大，每字段工作電流約 10 mA 。 共陽接法共陽接法 共陰接法共陰接法 半導體數碼顯示器內部接法半導體數碼顯示器內部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流電阻串接限流電阻 a g 和和 DP 為低電平為低電平時才能點亮相應發光段。時才能點亮相應發光段。 a g 和和 DP 為高電平為高電平時才能點亮相應發光段。時才能點亮相應發光段。共陽接法數碼顯示器需要配共陽接法數碼顯示器需要配用輸出低電平有效的譯碼器。用輸出低電平有效的譯碼器。 共陰接法數碼顯示器需要配共陰接法數碼顯示器需要配用輸出高電平有效的譯碼器。用輸出高電平

38、有效的譯碼器。RR共陽極共陽極共陰極共陰極EXIT 組合邏輯電路組合邏輯電路EXIT圖3.3.11 半導體數碼管BS201A （a）外形圖 （b）等效電路返回返回EXIT 組合邏輯電路組合邏輯電路EXIT即液態晶體即液態晶體 2. 液晶液晶顯示器顯示器( (LCD) ) 液晶顯示原理：無外加電場作用時，液晶分子排液晶顯示原理：無外加電場作用時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈透列整齊，入射的光線絕大部分被反射回來，液晶呈透明狀態，不顯示數字；當在明狀態，不顯示數字；當在相應字段的電極上加電壓相應字段的電極上加電壓時，液晶中的導電正離子作定向運動，在運動過程中時，液晶中的導

39、電正離子作定向運動，在運動過程中不斷撞擊液晶分子，不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液破壞了液晶分子的整齊排列，液晶對入射光產生散射而變成了暗灰色，于是顯示出相晶對入射光產生散射而變成了暗灰色，于是顯示出相應的數字。應的數字。當外加電壓斷開后，液晶分子又將恢復到當外加電壓斷開后，液晶分子又將恢復到整齊排列狀態，字形隨之消失。整齊排列狀態，字形隨之消失。 abcdefgDPag fCOMbce dCOMDP顯顯示示結結構構字型字型發發光光原原理理EXIT 組合邏輯電路組合邏輯電路EXIT圖3.3.12 液晶顯示器的結構及符號（a）未加電場時 （b）加電場以后 （c）符號返回返回EXIT

40、 組合邏輯電路組合邏輯電路EXIT圖3.3.13 用異或異或門驅動液晶顯示器 （a）電路 （b）電壓波形主要優點：工作電壓低，功耗極小。主要優點：工作電壓低，功耗極小。 主要缺點：顯示欠清晰，響應速度慢。主要缺點：顯示欠清晰，響應速度慢。 EXIT 組合邏輯電路組合邏輯電路EXIT（三）、（三）、 BCD七段顯示譯碼器七段顯示譯碼器 半導體數碼管和液晶顯示器都可以用半導體數碼管和液晶顯示器都可以用TTL或或CMOS集成電路直接驅動。為此，就集成電路直接驅動。為此，就需要使用顯示譯碼器將需要使用顯示譯碼器將BCD代碼譯成數碼管代碼譯成數碼管所需要的驅動信號，以便使數碼管用十進制所需要的驅動信號，

41、以便使數碼管用十進制數字顯示出數字顯示出BCD代碼所表示的數值。代碼所表示的數值。舉例說明舉例說明輸入為輸入為8421BCD碼，用碼，用A3、A2、A1、A0表示表示輸出用輸出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示表示半導體數碼管為共陰極接法。半導體數碼管為共陰極接法。EXIT 組合邏輯電路組合邏輯電路EXITEXIT 組合邏輯電路組合邏輯電路EXIT圖3.3.14 BCD七段顯示譯碼器的卡諾圖返回返回EXIT 組合邏輯電路組合邏輯電路EXIT圖3.3.15 BCD七段顯示譯碼器7448的邏輯圖返回返回EXIT 組合邏輯電路組合邏輯電路EXIT附加控制電路用于擴展電路功能。附加控制電路

42、用于擴展電路功能。燈測試輸入燈測試輸入 ：LTRBIRBOBI /滅零輸入滅零輸入 ：滅燈輸入滅燈輸入/滅零輸出滅零輸出 ：當當 時，驅動數碼管的七段同時時，驅動數碼管的七段同時點亮，以檢查該數碼管各段能否正點亮，以檢查該數碼管各段能否正常發光。平時應置為高電平。常發光。平時應置為高電平。0LT目的：為了能把不希望顯示的零熄滅。目的：為了能把不希望顯示的零熄滅。使使 可使本來應該顯示的可使本來應該顯示的0熄滅。熄滅。 0RBI這是一個雙功能的輸入這是一個雙功能的輸入/輸出端，作為輸入時，稱滅燈輸出端，作為輸入時，稱滅燈輸入控制端。只要輸入控制端。只要 ，數碼管熄滅；作為輸出端使，數碼管熄滅；作

43、為輸出端使用時，稱滅零輸出端，只有當用時，稱滅零輸出端，只有當A3=A2=A1=A0=0，而且，而且有滅零輸入信號有滅零輸入信號 （ ）時，）時， 才會給出低電平。才會給出低電平。因此，因此， 表示譯碼器已將本來應該顯示的零熄滅表示譯碼器已將本來應該顯示的零熄滅了。了。0BI0RBIRBO0RBOEXIT 組合邏輯電路組合邏輯電路EXIT4 線線 7 段譯碼器段譯碼器/驅動器驅動器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱控制端，消隱控制端，低電平有效。低電平有效。 8421 碼輸入端碼輸入端譯碼驅動輸出端，譯碼驅動

44、輸出端，高電平有效。高電平有效。CC14547的邏輯功能簡介的邏輯功能簡介EXIT 組合邏輯電路組合邏輯電路EXIT4 線線- -7 段譯碼器段譯碼器/驅動器驅動器CC14547真值表真值表消隱消隱000000001111消隱消隱000000001111消隱消隱000000010111消隱消隱000000000111消隱消隱000000011011消隱消隱0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000

45、110100010011111100001消隱消隱00000000YgYfYeYdYcYbYa ABCDBI數字數字顯示顯示輸輸 出出輸輸 入入4 線線- -7 段譯碼器段譯碼器/驅動器驅動器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 00000000消隱消隱1111111111111111011101111011001111010101消隱消隱消隱消隱消隱消隱消隱消隱消隱消隱消隱消隱9876543210110011111111110000111111110011011011100110100111110110110000

46、11001111111001000111100110101000101100010010000000允允許許數數碼碼顯顯示示偽碼偽碼相應端口輸出相應端口輸出有效電平有效電平 1，使顯，使顯示相應數字。示相應數字。輸入輸入BCD 碼碼agfbc禁禁止止數數碼碼顯顯示示數碼顯示器結構及數碼顯示器結構及譯碼顯示原理譯碼顯示原理演示演示EXIT 組合邏輯電路組合邏輯電路EXIT圖圖3.3.17 用用7448驅動驅動BS201的連接方法的連接方法返回返回用用7448驅動共陰極的半導體數碼管的接法驅動共陰極的半導體數碼管的接法EXIT 組合邏輯電路組合邏輯電路EXIT圖圖3.3.18 有滅零控制的有滅零控

47、制的8位數碼顯示系統位數碼顯示系統返回返回有滅零控制的有滅零控制的多位數碼顯示系統的連接方法多位數碼顯示系統的連接方法EXIT 組合邏輯電路組合邏輯電路EXIT四、四、 用二進制譯碼器實現組合邏輯函數用二進制譯碼器實現組合邏輯函數由于由于二進制譯碼器的輸出端能提供輸二進制譯碼器的輸出端能提供輸入變量的全部最小項，而任何組合邏輯函入變量的全部最小項，而任何組合邏輯函數都可以變換為最小項之和數都可以變換為最小項之和的標準式，因的標準式，因此此用二進制譯碼器和門電路可實現任何組用二進制譯碼器和門電路可實現任何組合邏輯函數。合邏輯函數。當譯碼器輸出當譯碼器輸出低電平有效時，低電平有效時，多選用與非門；

48、多選用與非門；譯碼器輸出譯碼器輸出高電平有效時，高電平有效時，多選用或門。多選用或門。EXIT 組合邏輯電路組合邏輯電路EXIT由于有由于有 A、B、C 三個變量三個變量，故選用故選用 3 線線 - - 8 線線譯碼器。譯碼器。 解：解： ( (1) ) 根據邏輯函數選擇譯碼器根據邏輯函數選擇譯碼器 例例 試用譯碼器和門電路實現邏輯函數試用譯碼器和門電路實現邏輯函數CCABCBAY 選用選用 3 線線 - - 8 線線譯碼器譯碼器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 將函數式變換為標準與將函數式變換為標準與 - - 或式或式76531mmm

49、mm ABCCABCBABCACBA CCABCBAY ( (3) )根據譯碼器的輸出有效電平確定需用的門電路根據譯碼器的輸出有效電平確定需用的門電路EXIT 組合邏輯電路組合邏輯電路EXITABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )畫連線圖畫連線圖Y&CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將因此，將 Y 函數式變換為函數式變換為76531mmmmmY 7653YYYYY 1采用采用 5 輸入輸入與非門與非門，其輸入取自，其輸入取自 Y1、Y3、Y5、Y6 和和 Y7 。EXIT

50、組合邏輯電路組合邏輯電路EXIT 例例 試用譯碼器實現全加器。試用譯碼器實現全加器。解：解： ( (1) )分析設計要求，列出真值表分析設計要求，列出真值表設被加數為設被加數為 Ai ，加數為，加數為 Bi ，低位進位數為，低位進位數為 Ci- -1 。輸出本位和為輸出本位和為 Si ，向高位的進位數為，向高位的進位數為 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi輸輸 出出輸輸 入入7421mmmmSi 7653mmmmCi ( (3) )選擇譯碼器選擇譯碼器選用選用 3

51、線線 8 線線譯碼器譯碼器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。( (2) )根據真值表寫函數式根據真值表寫函數式EXIT 組合邏輯電路組合邏輯電路EXITY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根據譯碼器的輸出有效電平確定需用的門電路根據譯碼器的輸出有效電平確定需用的門電路( (5) )畫連線圖畫連線圖Ci&Si&CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將函數式變換為因此，將函數式變換為74217421Y

52、YYYmmmmSi 76537653YYYYmmmmCi EXIT 組合邏輯電路組合邏輯電路EXITCT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三三 ) 譯碼器的擴展譯碼器的擴展 A3A2A1A0低低位位片片高高位位片片五、譯碼器的擴展五、譯碼器的擴展 例如例如 兩片兩片 CT74LS138 組成的組成的 4 線線 16 線線譯碼器。譯碼器。16 個譯碼個譯碼輸出端輸

53、出端 4 位二進制碼輸入端位二進制碼輸入端低低 3 位碼從各譯碼位碼從各譯碼器的碼輸入端輸入。器的碼輸入端輸入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位碼高位碼 A3 與高位片與高位片 STA 端和低位片端和低位片 STB 端端相連，因此相連，因此 ，A3 = 0 時時低位片工作，低位片工作，A3 = 1 時時高位片工作。高位片工作。 STA不用，應不用，應接有效電平接有效電平 1 。作作 4 線線 16 線譯碼線譯碼器使能端，低電平有效。器使能端，低電平有效。EXIT 組合邏輯電路組合邏輯電路EXITCT74LS138 組成的組成的 4 線線 16

54、 線線譯碼器工作原理譯碼器工作原理 E = 1 時，兩個譯碼器時，兩個譯碼器都不工作，輸出都不工作，輸出 Y0 Y15 都都為高電平為高電平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 時，高位片不工時，高位片不工作，低位片

55、工作，譯出與作，低位片工作，譯出與輸入輸入 0000 0111 分別對應分別對應的的 8 個輸出信號個輸出信號 Y0 Y7 。( (2) )A3 = 1 時，低位片不工時，低位片不工作，高位片工作，譯出與作，高位片工作，譯出與輸入輸入 1000 1111分別對應分別對應的的 8 個輸出信號個輸出信號 Y8 Y15。 E = 0 時，允許譯碼。時，允許譯碼。EXIT 組合邏輯電路組合邏輯電路EXIT主要要求：主要要求：理解數據選擇器和數據分配器的作用。理解數據選擇器和數據分配器的作用。理解常用理解常用數據選擇器的邏輯功能及其使用數據選擇器的邏輯功能及其使用。掌握用掌握用數據選擇器實現組合邏輯電路

56、數據選擇器實現組合邏輯電路的方法。的方法。3.4數據選擇器和數據分配器數據選擇器和數據分配器 EXIT 組合邏輯電路組合邏輯電路EXITD0YD1D2D34 選選 1 數據選擇器工作示意圖數據選擇器工作示意圖A1A0一、數據選擇器和數據分配器的作用一、數據選擇器和數據分配器的作用 數據選擇器數據選擇器: : 根據地址碼的要求，從多路輸入信號中根據地址碼的要求，從多路輸入信號中 選擇其中一路輸出的電路選擇其中一路輸出的電路. .又稱多路選擇器又稱多路選擇器( (Multiplexer，簡稱，簡稱MUX) )或多路開關。或多路開關。多路輸入多路輸入一路輸出一路輸出地址碼輸入地址碼輸入10Y=D1D

57、1常用常用 2 選選 1、4 選選 1、8 選選 1和和 16 選選 1 等數據選擇器。等數據選擇器。 數據選擇器的輸入信號個數數據選擇器的輸入信號個數 N 與地址與地址碼個數碼個數 n 的關系為的關系為 N = 2n多到一的多到一的數字開關數字開關EXIT 組合邏輯電路組合邏輯電路EXIT數據分配器數據分配器: : 根據地址碼的要求，將一路數據根據地址碼的要求，將一路數據 分配到指定輸出通道上去的電路。分配到指定輸出通道上去的電路。Demultiplexer，簡稱簡稱DMUXY0DY1Y2Y34 路數據分配器工作示意圖路數據分配器工作示意圖A1A0一路輸入一路輸入多路輸出多路輸出地址碼輸入地

58、址碼輸入10Y1 = DD一到多的一到多的數字開關數字開關EXIT 組合邏輯電路組合邏輯電路EXIT二、數據選擇器的二、數據選擇器的 設計設計4 選選 1 數據選擇器真值表數據選擇器真值表 D3D311D2D201D1D110D0D000YYA0A1輸輸 出出輸輸 入入電路圖如電路圖如下一頁所下一頁所示。示。還可以加入片選信號還可以加入片選信號SEXIT 組合邏輯電路組合邏輯電路EXIT圖3.3.20 雙4選1數據選擇器74LS153返回返回雙雙4選選1數據選擇器介紹數據選擇器介紹地址端共用；地址端共用；數據輸入和輸出端各自數據輸入和輸出端各自獨立；獨立；片選信號獨立。片選信號獨立。EXIT

59、組合邏輯電路組合邏輯電路EXIT例例試用兩個帶附加控制端的試用兩個帶附加控制端的4選選1數據選數據選擇器組成一個擇器組成一個8選選1數據選擇器。數據選擇器。EXIT 組合邏輯電路組合邏輯電路EXIT三、數據選擇器的邏輯功能及其使用三、數據選擇器的邏輯功能及其使用 1. 8 選選 1 數據選擇器數據選擇器 CT74LS151 CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的邏輯功能示意圖的邏輯功能示意圖 8 路數據輸入端路數據輸入端地址信號地址信號輸入端輸入端互補輸出端互補輸出端使能端，低使能端，低電平有效電平有效EXIT 組合邏輯電路組合邏輯電路E

60、XITCT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151邏輯功能示意圖邏輯功能示意圖 ST = 1 時禁止時禁止數據選擇器工作數據選擇器工作ST = 0 時，時，數據選擇器數據選擇器工作。工作。選擇哪一路信號輸出選擇哪一路信號輸出由地址碼決定。由地址碼決定。8 選選 1 數據選擇器數據選擇器CT74LS151 真值表真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST輸輸 出出輸入輸入EXIT 組合邏輯電路組合邏輯電路EXIT因為若因為若A2A1A0=000，則，則