1、ps2接口協議解析及應用 接口原理圖 ps/2接口協議解析及應用 1 ps/2接口標準的進展過程 隨著計算機工業的進展,作為計算機最常用輸入設備的鍵盤也日新月異.1981年ibm推出了ibm pc/xt鍵盤及其接口標準.該標準定義了83鍵,采納5腳din連接器和簡潔的串行協議.實際上,第一套鍵盤掃描碼集并沒有主機到鍵盤的命令.為此,1984年ibm推出了ib m at鍵盤接口標準.該標準定義了84101鍵,采納5腳din連接器和雙向串行通訊協議,此協議依照其次套鍵盤掃描碼集設有8個主機到鍵盤的命令.到了1987年,ibm又推出了p s/2鍵盤接口標準.該標準照舊定義了84101鍵,但是采納6腳

2、mini-din連接器,該連接器在封裝上更小巧,仍舊用雙向串行通訊協議并且供應有可選擇的第三套鍵盤掃描碼集,同時支持17個主機到鍵盤的命令.現在,市面上的鍵盤都和ps/2及at鍵盤兼容,只是功能不同而已. 2 ps/2接口硬件 接口原理圖 2.1 物理連接器 一般,具有五腳連接器的鍵盤稱之為at鍵盤,而具有六腳mini-din連接器的鍵盤則稱之為ps/2鍵盤.其實這兩種連接器都只有四個腳有意義.它們分別是clock(時鐘腳)、data 數據腳、+5v(電源腳)和ground(電源地).在ps/2鍵盤與pc機的物理連接上只要保證這四根線一一對應就可以了.ps/2鍵盤靠pc的ps/2端口供應+5v

3、電源,另外兩個腳clock(時鐘腳)和data 數據腳都是集電極開路的,所以必需接大阻值的上拉電阻.它們平常保持高電平,有輸出時才被拉到低電平,之后自動上浮到高電平.現在比較常用的連接器如圖1所示. 2.2 電氣特性 ps/2通訊協議是一種雙向同步串行通訊協議.通訊的兩端通過clock(時鐘腳)同步,并通過data(數據腳)交換數據.任何一方假如想抑制另外一方通訊時,只需要把clock(時鐘腳)拉到低電平.假如是pc機和ps/2鍵盤間的通訊,則pc機必需做主機,也就是說,pc機可以抑制ps/2鍵盤發送數據,而ps/2鍵盤則不會抑制pc機發送數據.一般兩設備間傳輸數據的最大時鐘頻率是33khz,

4、大多數ps/2設備工作在1020khz.推舉值在15khz左右,也就是說, clock(時鐘腳)高、低電平的持續時間都為40s.每一數據幀包含1112個位,詳細含義如表1所列. 表1 數據幀格式說明 1個起始位總是規律0 8個數據位（lsb）低位在前 1個奇偶校驗 位 奇校驗 1個停止位總是規律1 1個應答位 僅用在主機對設備的通訊中 表中，假如數據位中的個數為偶數，校驗位就為；假如數據位中的個數為奇數，校驗位就為；總之，數據位中的個數加上校驗位中的個數總為奇數，因此總進行奇校驗。 接口原理圖 2.3 ps/2設備和pc機的通訊 ps/2設備的clock(時鐘腳)和data 數據腳都是集電極開

5、路的,平常都是高電平.當ps /2設備等待發送數據時,它首先檢查clock(時鐘腳)以確認其是否為高電平.假如是低電平,則認為是pc機抑制了通訊,此時它必需緩沖需要發送的數據直到重新獲得總線的掌握權(一般ps/2鍵盤有16個字節的緩沖區,而ps/2鼠標只有一個緩沖區僅存儲最終一個要發送的數據).假如clock(時鐘腳)為高電平,ps/2設備便開頭將數據發送到pc機.一般都是由ps/2設備產生時鐘信號.發送時一般都是根據數據幀格式挨次發送.其中數據位在clock(時鐘腳)為高電平常預備好,在clock(時鐘腳)的下降沿被pc機讀入.ps/2設備到pc機的通訊時序如圖2所示. 當時鐘頻率為15kh

6、z時,從clock(時鐘腳)的上升沿到數據位轉變時間至少要5s.數據變化到clock(時鐘腳)下降沿的時間至少也有5 s,但不能大于25 s,這是由ps/2通訊協議的時序規定的.假如時鐘頻率是其它值,參數的內容應稍作調整. 上述爭論中傳輸的數據是指對特定鍵盤的編碼或者對特定命令的編碼.一般采納其次套掃描碼集所規定的碼值來編碼.其中鍵盤碼分為通碼(make)和斷碼(break).通碼是按鍵接通時所發送的編碼,用兩位十六進制數來表示,斷碼通常是按鍵斷開時所發送的編碼,用四位十六進制數來表示. 3 ps/2接口的嵌入式軟件編程方法 ps/2設備主要用于產生同步時鐘信號和讀寫數據. 接口原理圖 3.1

7、 ps/2向pc機發送一個字節 從ps/2向pc機發送一個字節可根據下面的步驟進行: (1)檢測時鐘線電平,假如時鐘線為低,則延時50s; (2)檢測推斷時鐘信號是否為高,為高,則向下執行,為低,則轉到(1); (3)檢測數據線是否為高,假如為高則連續執行,假如為低,則放棄發送(此時pc機在向ps /2設備發送數據,所以ps/2設備要轉移到接收程序處接收數據); (4)延時20s(假如此時正在發送起始位,則應延時40s); (5)輸出起始位(0)到數據線上.這里要留意的是:在送出每一位后都要檢測時鐘線,以確保pc機沒有抑制ps/2設備,假如有則中止發送; (6)輸出8個數據位到數據線上; (7

8、)輸出校驗位; (8)輸出停止位(1); (9)延時30s(假如在發送停止位時釋放時鐘信號則應延時50s); 通過以下步驟可發送單個位: (1)預備數據位(將需要發送的數據位放到數據線上); (2)延時20s; (3)把時鐘線拉低; (4)延時40s; (5)釋放時鐘線; (6)延時20s. 接口原理圖 3.2 ps/2設備從pc機接收一個字節 由于ps/2設備能供應串行同步時鐘,因此,假如pc機發送數據,則pc機要先把時鐘線和數據線置為懇求發送的狀態.pc機通過下拉時鐘線大于100s來抑制通訊,并且通過下拉數據線發出懇求發送數據的信號,然后釋放時鐘.當ps/2設備檢測到需要接收的數據時,它會

9、產生時鐘信號并記錄下面8個數據位和一個停止位.主機此時在時鐘線變為低時預備數據到數據線,并在時鐘上升沿鎖存數據.而ps/2設備則要協作pc機才能讀到精確的數據.詳細連接步驟如下: (1)等待時鐘線為高電平. (2)推斷數據線是否為低,為高則錯誤退出,否則連續執行. (3)讀地址線上的數據內容,共8個bit,每讀完一個位,都應檢測時鐘線是否被pc機拉低,假如被拉低則要中止接收. (4)讀地址線上的校驗位內容,1個bit. (5)讀停止位. (6)假如數據線上為0(即還是低電平),ps/2設備連續產生時鐘,直到接收到1且產生出錯信號為止(由于停止位是1,假如ps/2設備沒有讀到停止位,則表明此次傳

10、輸出錯). (7 輸出應答位. (8) 檢測奇偶校驗位,假如校驗失敗,則產生錯誤信號以表明此次傳輸消失錯誤. (9)延時45 s,以便pc機進行下一次傳輸. 讀數據線的步驟如下: (1)延時20s; (2)把時鐘線拉低 (3)延時40s 接口原理圖 (4)釋放時鐘線 (5)延時20s (6)讀數據線. 下面的步驟可用于發出應答位; (1)延時15s; (2)把數據線拉低; (3)延時5s; (4)把時鐘線拉低; (5)延時40s; (6)釋放時鐘線; (7)延時5s; (8)釋放數據線. 接口原理圖 4 用于工控機的雙鍵盤設計 工控機通常要接標準鍵盤,但是為了便利操作,經常需要外接一個專用鍵盤

11、.此實例介紹了在工控pc機到ps/2總線上再接入一個自制專用鍵盤的應用方法. 該設計應能保證兩個鍵盤單獨工作,而且相互不能影響.因此,不能直接把專用鍵盤和標準鍵盤一起接到工控pc的ps/2口.鑒于這種狀況,本設計使用模擬開關cd4052并通過時分復用工控pc的ps/2口,來使在同一個時刻只有一個鍵盤有效,從而解決上述問題.其硬件原理圖如圖3所示.其中p2口和p1口用于鍵盤掃描電路(圖中未畫出),p0.0為數據端,p0.1 接口原理圖 為時鐘端,p0.2為模擬開關選通端.由于專用鍵盤不需要接收工控pc機的命令,所以軟件中并不需要寫這部分相應的代碼. 通過軟件可在專用鍵盤復位后把p0.2清0,以使

12、模擬開關cd4052打開相應的通道.這時工控pc的標準鍵盤將開頭工作.標準鍵盤可以完成工控pc剛啟動時對外設檢測的應答.復位后的專用鍵盤不停地掃描有沒有按鍵,假如有鍵按下則識別按鍵,并且根據預先的設計進行編碼,同時調用發送程序并通過ps/2口發送到工控pc.此時模擬開關關閉相應通道(將p0.2置1),專用鍵盤接入工控pc ps/2口的時鐘線和數據線而工作,但標準鍵盤被模擬開關從ps/2的時鐘線和數據線中斷而不工作,這樣,雙鍵盤便可時分復用同一個工控pc機的 接口原理圖 bd336x280();aimw=274.jpg" alt="ps2接口協議解析及應用" /> 接口原理圖 bd336x280();aimw=123.jpg" alt="ps2接口協議解析及應用" /> 接口原理圖 bd336x280();aimw=328.jpg" alt="ps2接口協議解