1、xxx電子技術綜合課程設計籃球24秒計時器1設計內容及要求1.1具備顯示24秒計時功能1.2計時器為遞減工作，間隔為1s1.3遞減到0時發聲光報警信號1.4設置外部開關，控制計時器的清0，啟動及暫停2方案選擇和電路工作原理2.1分析要求，畫原理框圖 24秒計時器的總體方框圖如圖2.1所示。它包括秒脈沖發生器，計數器，譯碼顯示電路，報警電路和控制電路等五個部分組成。其中計數電路是系統的主要部分。計數器完成24秒計時功能，而控制電路完成計數器的清零，啟動，暫停等功圖2.1原理框圖能。 秒脈沖發生器產生的信號是電路的時鐘脈沖和定時標準，電路采用555集成電路組成的多諧振蕩器構成 譯碼顯示電路用74l

2、s48和共陰極七段led顯示器組成。報警電路用發光二極管和蜂鳴器組成。圖2.2.1方案一電路圖2.2方案選擇2.2.1方案一電路如圖2.2.1，該方案的計數部分是由具有十進制加計數功能的74ls90芯片和具有十六進制加計數功能的74ls161芯片等組成的減計數電路。 接通電源后，打開555多諧振蕩電路發出秒脈沖。將s2撥向連續，當s1置于“置數”位置時74ls90立刻置9，此時十位顯示器顯示數字2，而當脈沖上升沿輸入74ls161時，該芯片第一次置數“11”，由于反向器作用，顯示器顯示”4”。將s1撥向“計時”，電路開始倒計時。當個位顯示9后，ld的輸入變為高電平，使161自動第二次置數15，

3、個位顯示0，同時74ls90計數加一，十位顯示減一。十位上的譯碼器的接線，使其只能在0，1，2之間循環。當顯示變為00時，自動停止計數，同時發出聲光報警信號。 s2撥向“暫停”時，能實現即時暫停。 接通電源時，需注意將j1撥向置數位置，否則低位將會從f開始遞減。2.2.2方案二 電路如圖2.2.2，該方案計數部分有兩片74ls192十進制可編程加/減計數器等組成。它的計數原理是：只有當低位bo1端發出借位脈沖時，高位計數器才作減計數。當高低位計數器全處于零，且低位沒有脈沖輸入時，置數端ld=0, 計數器完成并行置數，在低位有時鐘輸入的情況下，計數器再進行下一次減計數。圖2.2.2方案二電路圖

4、j1實現連續/暫停,j2實現置數/計數功能，j3為清零鍵。當顯示減為00時高位bo端發出借位脈沖，使低位芯片無脈沖輸入，電路停止計數，同時led發出報警信號。2.2.3方案選擇 兩方案的秒脈沖發生部分都是有555多諧振蕩電路組成，基本無多大區別。主要區別在于計數部分，方案一采用加計數器，方案二采用減計數器。由電路結構來看，方案一用到了異或門和七個非門，較方案二復雜的多。在功能實現方面，方案二滿足設計要求，而方案一中的低位由74ls161和非門構成，顯示數字為161輸出二進制數的反碼所對應的數，0即二進制0000對應1111，74ls161不能實現，因此不能實現清零功能。但個人認為籃球計時器從2

5、4秒倒計時，置數24秒就相當于清零，所以清零電路可以省去。方案一在接通電源時若將置數鍵置于計數位置，74ls161將從0000開始加計數對應反碼1111無法顯示，而方案二不會出現該問題。綜合分析，采用方案二。3單元電路設計3.1倒計時電路 該電路主要由兩片71ls192構成。74ls192是雙時鐘方式的十進制可逆計數器。 cpu為加計數時鐘輸入端，cpd為減計數時鐘輸入端。ld為預置輸入控制端，異步預置。cr為復位輸入端，高電平有效，異步清除。co為進位輸出：1001狀態后負脈沖輸出，bo為借位輸出：0000狀態后負脈沖輸出。74ls192引腳圖74ls192功能表 在該設計中，利用芯片的減計

6、數功能，即時鐘脈沖從cpd輸入，而cpu接高電平。采用兩片芯片級連的方式，低位的借位信號作為高位的時鐘信號。高位的借位信號通過與非門控制地位的cp輸入，從而當倒計時為00時達到停止計數的目的。置數采用8421bcd碼，24轉化為8421bcd碼為00100100。電路接線如圖3.1圖3.1倒計時電路3.2秒脈沖信號控制電路 圖3.2脈沖控制電路 圖3.2是秒脈沖信號cp的控制電路，控制cp的放行與禁止。當定時時間未到時，74ls192的借位輸出信號bo=1，則cp信號受“暫停/連續”開關控制。當定時時間到時，bo=0，cp信號被封閉，計時器保持零狀態不變。 3.3譯碼顯示電路 3.3.1共陰極

7、數碼管數碼顯示器可顯示系統的運行狀態及工作數據，我們所選用的是發光二極管（led）顯示器，它分為兩種，共陰極、（bs201/202）與共陽極（bs211/212），我們所選的是共陰極，它是將發光二極管的陰極短接后作為公共極，當驅動信號為高電平時，陰極必須接低電平，才能夠發光顯示。共陰極數碼管的外引腳及內部電路如圖3.3.1圖3.3.1數碼管外引腳及內部電路3.3.2共陰極七段顯示譯碼器74ls48驅動共陰極顯示器的譯碼器輸出為高電平有效，所以選用74ls48驅動共陰極的發光二極管顯示器。3.3.274ls48外引線排列圖與功能表 74ls48工作原理：譯碼器輸入端為二進制碼，經譯碼器后，輸出端

8、分別與七段顯示器的的輸入端對應連接。消隱（滅燈）輸入端bi為低電平有效。當消隱（滅燈）輸入端bi =0 時，不論其余輸入端狀態如何，所有輸出為零，數碼管七段全暗，無任何顯示；當消隱輸入端bi =1 時譯碼器譯碼。燈測試（試燈）輸入端lt 為低電平有效。當燈測試（試燈）輸入端=0（/ =1）時，不論其余輸入端狀態如何，所有輸出為1，數碼管七段全亮，顯示8。可用來檢查數碼管、譯碼器有無故障；當燈測試輸入端lt =1 時譯碼器譯碼。脈沖消隱（動態滅燈）輸入rbi 為低電平有效。當rbi =1時，對譯碼器無影響；當bi =lt =1 時，若rbi =0，輸入數碼是十進制的零時，數碼管七段全暗，不顯示；

9、輸入數碼不為零時，則照常顯示。在實際使用中有些零是可以不顯示的，如 004.50 中的百位的零可不顯示；若百位的零可不顯示，則十位的零也可不顯示；小數點后第二位的零，不考慮有效位時也可不顯示。脈沖消隱輸入rbi =0 時，可使不顯示的零消隱。3.4秒脈沖信號發生電路 如圖3.4，由ne555構成的多諧振振蕩器，接通電源后，電容c1被充電，vc上升，當vc上升到2/3vcc時，觸發器被復位，此時v0為低電平，電容c通過r2和t放電，使vc下降，當下降至1/3 vcc時，觸發器又被置位，v0翻轉為高電平。當c放電結束時， vcc將通過r2和r3向電容器充電，vc由1/3vcc上升到2/3vcc。當

10、vc上升到2/3vcc時，觸發器又發生翻轉，如此周而復始，在輸出端就得到一個周期性的方波，其頻率為：f=1.43/(r3+2r2)c。在這里我們選擇r2=68k，c1=10uf，只要用一個可變電阻器代替r3， 圖3.4秒脈沖信號發生電路并將它調至7k即可輸出1hz，達到要求。4電路的制作與調試 在電路制作過程中主要用萬用表來檢測接線真確與否。由于線路板年代已久，很多插孔有松動現象，甚至有些插孔短接，給接線造成了很大的麻煩。首次接線時，沒有注意該問題，直接將全部接線一次連完，結果電路不能正常工作。分析了原因后重新接線，此次采取每個單元電路分步接線，并隨時檢測電路。在全體小組成員的共同努力下，電路

11、終于初步完成。 調試中不能實現計數功能，用萬用表檢測各點電勢，發現置數開關接線有問題，555無脈沖輸出，與非門是壞的。改進電路后運行正常，一切符合要求。5收獲體會 本次課程設計是我首次課程設計。作為是自動化專業的學生，設計是我們將來必需的技能，這次課程設計恰恰給我們提供了一個應用自己所學知識的機會，從到圖書館查找資料到對電路的設計對電路的仿真再到最后電路的成型，都對我所學的知識進行了檢驗。可以說，本次課程設計有苦也有甜。設計思路是最重要的，只要你的設計思路是成功的，那你的設計已經成功了一半。因此我們應該在設計前做好充分的準備，像查找詳細的資料，為我們設計的成功打下堅實的基礎。制作過程是一個考驗

12、人耐心的過程，不能有絲毫的急躁，馬虎，對電路的調試要一步一步來，不能急躁，要求我們有一個比較正確的調試方法。這又要我們要靈活處理，在不影響試驗的前提下可以加快進度。要熟練地掌握課本上的知識，這樣才能對試驗中出現的問題進行分析解決。留給我印象最深的是要設計一個成功的電路，必須要有耐心，要有堅韌的毅力。在整個電路的設計過程中，花費時間最多的是各個單元電路的連接及電路的細節設計上，如cp脈沖的供給通斷等。在多種方案的選擇中，我們仔細比較分析其原理以及可行的原因。設計過程中，我深刻的體會到在設計過程中，需要反復實踐，其過程很可能相當煩瑣，有時花很長時間設計出來的電路還是需要重做。總體來說，這次實習我受益匪淺。在摸索該如何設計電路使之實現所需功能的過程中培養了我的設計思維，增加了實際操作能力。在讓我體會到了設計電路的艱辛的同時，更讓我體會到成功的喜悅。6元器件明細表元件名稱型號規格數量備注數碼管共陰極小號2七段譯碼顯示器74ls48直插式216腳8421bcd碼計數器74ls192直插式216腳脈沖電路555直插式18腳非門集成芯片74ls04直插式214腳三輸入與非門集成芯片74ls10直插式114腳電容電解0.1uf、10uf2色