1、基于cpld的dsp系統接口設計中文摘要本論文詳細介紹了基于cpld的dsp系統接口設計的方案與實現方法。在本次設計過程中，主要是以模塊思想來設計整個dsp系統。在整個硬件系統設計中，以dsp芯片為核心，用cpld來實現控制數據中轉、與外圍設備的通信。本論文介紹了如何利用cpld設計并實現tms320c5416芯片與sram、flash、串并轉換器等外圍設備之間的接口，即利用了cpld實現tms320c5416系統接口的擴展。關鍵詞:dsp;系統接口; cplddesign dsp system connection with cpldabstractthe present paper in

2、detail introduced the dsp system connection of based on the cpld designs plan and the realization method. in this design process, mainly designs the entire dsp system by the module of thought. in the entire hardware system design process, takes the dsp chip as the core, realizes the control data rel

3、ay by the cpld decoding, and the auxiliary equipment correspondence. this introduced how switching using cpld connection designs the between tms320c5416 chip and sram, flash, string and auxiliary equipment and so on, namely used cpld to design the tms320c5416 system connection the expansion. key wor

4、ds: dsp ; the interface of system ;cpld第一章：緒論1.1 課題的提出及意義隨著信息化技術的飛速發展，各種便攜式電子產品和個人助理不斷涌現，但是，許多消費電子的采集處理系統有著自身的不足，采集裝置的復雜化，圖像實時處理對處理器的依賴，圖像處理系統的造價、速度及體積都成為限制圖像技術應用的瓶頸。比如采用pci 或isa 總線接口的圖像采集卡都必須依賴計算機才可以實現圖像的采集和處理，這樣的配置使得系統在由于體積導致的額外成本及系統整體架構復雜度方面的開銷大大增加。如果采用單片機之類的微處理器來取代計算機，又難以實現數據實時處理的要求，從而導致系統性能指標的下

5、降。因此，尋求合適的處理器已成為目前圖像采集處理系統的當務之急。隨著微電子技術、計算機技術和通信技術的迅猛發展，數字化技術己廣泛深入地應用于現代國防、現代科技和國民經濟的各個領域，在社會活動和個人生活中都隨處可見其形影。數字化技術的基礎和核心是通用數字信號處理器( dsp ）及其相應的程序軟件。這就使得dsp ( digital signal processor ）及其應用程序在國防、科技、國民經濟中占有特殊地位。因此開發dsp 及其應用程序是當今科學和社會發展所需。 數字信號處理內容日益復雜，同時，在很多情況下對系統的速度要求越來越高，數字信號處理技術已發展成為一門關鍵的技術。一方面能利用d

6、sp軟件控制的靈活性，另一方面又能利用cpld硬件上的高速、高集成度和可編程性。所以極大地促進了數字信號處理技術的進一步的發展，同時數字信號處理領域得到了極大的拓展。 由于dsp芯片采用程序空間和數據空間分離的哈佛結構，對程序和數據并行操作，使其成倍地提高處理速度。而與之配套的外圍器件卻沒有像dsp那樣的高速率，既利用小規模邏輯器件譯碼的方式不能滿足dsp系統的需求。特別是dsp與多個外部器件同時通信時，獨立實現每個器件與dsp接口連接是很困難的，而dsp系統經常需要多個外部快速器件的配合，這些部件往往是專門的電路。它們可以由可編程器件來實現。因而可編程邏輯器件發展到現在，規模越來越大，功能越

7、來越強，價格越來越低，相配套的eda 軟件也越來越完善，使其在現代電子系統設計中所占的地位越來越重要。cpld 以其開發周期短、成本低、靈活性強的特點，已成為eda 技術的一個重要組成部分。這里我們選擇dsp 和cpld 作為研究課題，以期能盡快掌握數字信號處理和eda 這兩種技術。1.2 課題主要內容 本課題研究如何以dsp （數字信號處理器）和cpld （復雜可編程邏輯器件）為核心構建硬件系統，在整個系統的設計中，以dsp芯片為核心去控制cpld以達到控制外圍設備。介紹了如何利用cpld設計tms320c5416芯片與外圍設備之間的接口，既利用cpld設計tms320c5416系統接口的擴

8、展。這種設計方法使數字信號處理整個系統的速度得到很大的提高。本文的研究主要集中在以下幾個方面：(1) 在海爾廣科提供的dsp實驗箱環境下，利用圖形輸入和vhdl 語言兩種方式完成cpld 程序的編寫、校驗、仿真以及時序分析，使cpld 能夠控制其外圍電路進行正常工作。(2) 在有海爾廣科實驗箱的環境下，分析系統的硬件電路、繪制系統原理圖，同時熟悉dsp 的ccs 開發環境，在內部進行一些算法調試工作。(3) 對電路板進行調試。包括對cpld 電路的調試，對dsp 電路的調試，對外圍電路的調試（存儲器、緩沖器等）。另外，對電路調試過程中出現的問題和解決方法做必要的分析和探討。(4) 設計各模塊的

9、程序。1.3 論文的章節安排 本論文共分五章，各章的內容安排如下第一章概括論述了基于dsp 和cpld 的圖像采集處理系統的提出和意義，并對所要研究的內容進行了總結。第二章從全局出發探討了基于dsp 和cpld 的圖像采集處理系統的總體設計方案，規劃了系統組成，闡述了系統的基本原理，并根據系統的目標要求對核心處理器及外圍器件的選型進行了分析。第三章詳細介紹了圖像采集處理系統的硬件電路設計，包括tms320c5416的硬件結分析，cpld的接口設計，液晶顯示的接口設計，數/模轉換器的接口設計，電源電路設計，存儲器的接口設計等。第四章介紹了ccs軟件，vhdl語言及各各模塊的程序設計第六章總結了課

10、題中主要的研究成果，指出了系統今后的改進方向。第二章：系統總體設計2.1 dsp的系統結構dsp是digital signal processing 和 digital signal processor 的通用簡稱。前者是數字信號處理技術，指將模擬信號采樣進行數字化處理后的信號進行分析、處理，側重于理論、算法及實現，不僅涉及許多科學，還廣泛應用于多種領域。后者是數字信號處理器（dsp芯片）技術，是實現數字信號處理技術的硬件支持。數字信號處理器是數字信號處理技術與數字信號處理應用之間的橋梁和紐帶。數字 信號處理器技術能夠的到廣泛的普及和應用，在很大程度上得益于數字信號處理技術的發展使得其性能的提

11、高和價格的下降。2.1.1 dsp的概況自從1982年美國德洲儀器公司（texas instrument,即ti）推出第一代dsp芯片tms320c10及其系列產品以來，經過二十幾年的發展，dsp器件在其速度、性能以及開發軟件得到了迅速發展。生產dsp器件的公司數量增多并且規模不斷壯大，dsp生產廠家除了ti公司外，還有美國模擬公司（ad）、朗訊（ta&t）、摩托羅拉（motorola）、nec等。目前，通用dsp芯片的代表性產品包括ti公司的tms320系列、ad公司adsp21xx系列、motorola公司的dsp56xx系列和dsp96xx系列、at&t公司的dsp16/16a 和 ds

12、p32/32c等單片器件，其中ti公司的產品所占有市場份額最大。從1982年ti公司推出第一個定點dsp芯片tms320c10。至今，tms320系列的dsp產品已經經歷了若干代：tms320c1x、tms320c2x、tms320c2xx、tms320c5x、tms320c54x、tms320c62x等定點dsp。同一代tms320系列dsp產品的cpu結構是相同的，但其片內存儲器及外設電路的配置不一定相同。由于片內集成了存儲器和外圍電路，使tms320系列器件的系統成本降低，并且節省電路板的空間。ti的三大主力dsp產品為c2000系列主要用于數字控制系統；c5000（c54x、c55x）

13、系列主要用于低功耗、便攜的無線通信終端產品；c6000系列主要用于高性能復雜的通信系統。c5000系列中的tms320c54x系列dsp芯片被廣泛應用于通信和個人消費電子領域。本次設計是利用了ti公司的tms320c5402芯片來設計系統。2.1.2 cpld的概況可編程邏輯器件（pld, programmable logic devices）是20世紀70年代發展起來的一種新的集成器件。他是asic的一個重要分支，是廠家作為一種通用性器件生產出的半定制電路，用戶可以通過對器件編程實現所需要的邏輯功能。它的應用和發展不僅簡化了電路設計，降低了成本，提高了系統的可靠性，而且給數字系統設計方式帶來

14、了革命性的變化20世紀70年代出現的可編程邏輯陣列（pld）是pld的一種，它在結構上由可編程的與門陣列和可編程的或門陣列構成，陣列規模比較小，編程比較繁瑣。第一個得到普遍應用的pld器件是后來出現的由可編程的與門陣列和固定的或門陣列組成，采用熔絲編程方式的可編程陣列邏輯（pal），它設計比較靈活，器件速度快。20世紀80年代初期，美國lattice公司發明了通用陣列邏輯（gal），采用輸出邏輯宏單元（olmc）的結構和e2prom工藝，具有可編程、可擦除和可長期保持數據的優點，使用靈活，得到更廣泛的應用。pal和gal都屬于簡單的pld，設計靈活，對開發軟件要求低，但規模小，難以實現復雜的邏

15、輯功能。隨著技術的發展，簡單pld在集成度和性能方面的局限性也暴露出來，其寄存器、i/o引腳、時鐘資源限制，沒有內部互連，因此包括epld、cpld、fpga在內的復雜pld迅速發展起來，并且高密度、高速度、低功耗以及結構體系更靈活、適應范圍更廣泛的方向發展。cpld是在pal和gal等邏輯器件的基礎之上發展起來的。與以往的pal和gal等相比較，cpld的規模比較大，可以替代幾十甚至幾千塊通用ic芯片。這樣的cpld實際上就是一個子系統部件。這種芯片受到世界范圍內電子工程設計人員的廣泛關注和普遍歡迎。cpld芯片都是特殊的asic芯片，除了具有asic的特點之外，還具有以下幾個優點： 1、

16、隨著超大規模集成電路vlsi(very large scale ic)工藝的不斷提高，單一芯片內部可容納上百萬個晶體管。cpld芯片的規模也越來越大，其單片邏輯門數已達到上百萬門，所能實現的功能越來越強，同時還可以實現系統集成。 2、cpld芯片在出廠之前100%都做過測試，不需要設計人員承擔投片風險和費用。設計人員只需在自己的實驗室里就可以通過相關的軟硬件環境來完成芯片的最終功能設計。所以，cpld的資金投入少，節省了許多潛在的花費。 3、 用戶可以反復地編程、擦除、使用或者在外圍電路不動的情況下，用不同軟件就可實現不同的功能；因此，cpld試制樣片，能以最快的速度占領市場。cpld軟件包中

17、有各種輸入工具、仿真工具、版圖設計工具及編程等全線產品，使電路設計人員在很短的時間內就可以完成電路的輸入、編譯、優化、仿真，甚至最后芯片的制作。當電路有少量改動時，更能顯示出cpld的優勢。電路設計人員使用cpld進行電路設計時，不需要具備專門的ic(集成電路)深層次的知識。4速度可預測良好同時由于可編程器件eda技術迅猛發展，eda技術在不同的時期有不同的內容，其含義已經不止局限在當初的電路版圖的設計自動化概念上，而今的eda技術已發展成為一臺計算機、一套eda軟件和一片或幾片大規模可編程芯片（cpld/fpga）就能完成電子系統的設計。基于eda技術的發展， cpld/fpga產品采用先進

18、的jtag-isp和在系統配制編程，這種編程方式可輕易地實現紅外線編程、超聲編程或無線編程，或通過電話線遠程編程，編程方式簡便、先進。這些功能在工控、智能儀表、通信和軍事上有特別用途。cpld/fpga是通過符合國際標準的硬件描述語言（vhdl或verilog-hdl）來進行電子系統設計和產品開發。因而采用cpld在實現小型化、集成化和高可靠性的同時，還減小了風險，降低了成本，縮短了周期。結合本次設計的dsp系統接口的特點。本次利用cpld來設計dsp系統接口比較合適。cpld在這里起到輔助作用，即由dsp芯片來控制cpld以達到控制外圍設備的輸入輸出。2.1.3 基于cpld的dsp系統結構

19、 本系統主要由圖像采集和圖像處理三大部分組成。由cpld 進行邏輯控制，dsp進行處理，外圍電路對其功能進行實現。因此dsp系統可以由一個dsp和cpld及外圍設備組成，也可能由多個dsp組成，完全取決于系統以及dsp處理的要求。本次設計的dsp系統是由一個dsp及外圍設備組成，主要由如圖1所示組成。圖1基于cpld的dsp系統結構dsp芯片系統的主要任務是將輸入的信號按照一定算法進行分析、處理，然后將輸出結果以數據流的形式輸出。整個系統的協調運行主要依靠正確的地址分配、邏輯控制等電路設計，可以用fpga等可編程邏輯器件來完成，除此cpld還可以在復雜的dsp系統中扮演接口、協處理角色。由于d

20、sp芯片及其中的cpld等都具有可編程性、保密性等優勢，因此整個系統靈活性高，適應性強、保密性能好。基于cpld的dsp系統結構包括1仿真器（jtag）、2數/模轉換器（adcdac）、3液晶和數碼顯示器（lcd，led）、4usb接口、5電源電路（power）、6語音存儲器（nant-flash）、7異步串行電路（uart）、8音頻解碼電路（codec）、9鍵盤（kel）、10電動機（motor）、11dsp芯片（tms320c5416）、12cpld芯片組。2.2 dsp的系統器件選型本系統設計的目的在于開發體積小、成本低的脫機圖像采集處理系統。所以在滿足系統要求的前提下，在器件選擇方面，

21、應盡可能地減少系統資源的冗余，提高系統的集成度。2.2.1處理器的選擇采用數字信號處理的方式必須選擇合適的微處理器（micr 叩rocessor ) ，目前的微處理器分為通用處理器、單片機和dsp 三大類。dsp 與單片機和傳統的通用微處理器相比具有很大的優越性。與目前普遍采用的單片機相比，dsp 具有較高的集成度并具有更快的運行速度，dsp 器件比16 位單片機單指令執行時間快8 一10 倍，在乘法處理上，dsp 的優勢更為明顯，完成一次乘累加運算快16 一30 倍。這一性能決定了dsp 的應用領域主要集中在較復雜的算法處理中，如：數字圖像處理、數字語音編碼等領域，而單片機則主要用于工業控制

22、等對處理速度和處理性能要求較低的環境dsp與通用處理器相比具有很多優點：大多數dsp 采用了哈佛結構，將程序存儲空間和數據存儲空間劃分開，可同時為處理器核心提供數據與指令，因此，dsp 能夠在單工作周期內完成多個存儲器訪問指令，而通用處理器則不行；dsp 處理器使用專門的硬件來實現單周期乘法，并增加了累加寄存器來處理多個乘積的和，所以dsp 在密集乘法計算中具有先天優勢；dsp 實現了零開銷。dsp 系統以數字信號處理為基礎，具有數字信號處理的全部優點： 具有實時性，dsp 速度遠高于一般cpu ，用dsp 組成的數字信號處理系統可以實時工作： 具有靈活性，通過dsp 的軟件編程實現處理，故修

23、改、升級、置換都很靈活，硬件平臺一般不需改動； 精度高，在模擬電路中元件精度很難達到10 一3 以上，而數字系統可做到10 . 5 的精度： 可靠性高，因為是數字器件，又是軟件工作方式，故降低了老化效應和對噪聲的敏感度； 成本降低，因為dsp 是可編程的、硬件簡化、芯片數量少、制作重復性好、開發周期短、具有完整的開發和調試工具。近年來，各種集成化的dsp 的性能得到很大改善，軟件和開發工具也越來越多、越來越好，價格卻大幅度下滑，從而使得dsp 技術更容易廣泛使用，越來越多的用戶開始選用dsp 器件來提高產品性能。本系統通過微處理器對采集的圖像數據進行比較分析、二值化、濾波等處理，要求速度快、體

24、積小、易于實現，又由于圖像數據的運算量比較大，使用傳統的通用處理器或單片機無法滿足要求，而dsp 芯片正好能滿足高速運算處理的需要，它的運算速度直接決定了系統的處理能力，因此選擇了dsp 作為硬件處理電路的核心器件。由于各dsp 廠家的開發方式、開發系統價格不盡相同，綜合考慮產品的易于升級和技術支持條件、開發軟件的完整性以及價格等方面的因素，我們選擇了雙公司的dsp 芯片。 tms320 系列dsp 按照所支持的數據類型不同可分為定點和浮點兩類，在圖像采集處理系統中，我們所進行的算法操作是相對于像素而言的，一般不涉及到浮點運算，因此選用定點算法，使用定點dsp ti 公司的tms320c54x

25、x 是為實現低功耗、高性能而設計的定點dsp 芯片。根據本系統的低功耗、低成本、微型化的性能要求，考慮到運算速度、存儲空間大小、性能價格比、硬件資源、開發工具、功耗以及芯片訂貨的難易程度等多個方面，我們選定了tms320vc5416（以下簡寫為vc5416 ）作為核心處理器。vc5416 是tl 公司推出的新一代定點dsp 芯片，它除了繼承老產品的優點以外，還增加了更多的硬件資源，時鐘頻率高達100mhz ，性價比較高，從而成為當前靜態圖像處理的主流產品。下面列出vc5416 的主要特點(1) 存儲空間可達192kx 16bit ，其中64k 字的程序空間、64k 字的數據空間、64k 字的f

26、o 空間。此外，還具有豐富的片上外設(2) 流水線結構：一條dsp 指令的執行被分為6 個不同的階段，這6 個不同的階段可以并行執行，即一個指令周期內可以有6 條指令處于執行的不同階段。(3) 多處理單元：vc54oz 的內部集成多個處理單元，如算術邏輯單元（alu ）、輔助寄存器運算單元（arau ）、累加器（acc ）以及硬件乘法器（mul ) 單元等，它們可以在一個指令周期同時進行運算。(4) 外設：2 個自動緩沖串行bsp ( auto 一buffered serial port ）接口和1 個8 位的與外部處理器通信的hpi ( host port interface ）接口，1 個

27、ieee 1 149 . 1 標準jtag 接口（仿真接口）; 2 個18 位計數器和1 個可編程狀態產生器。(5) 特殊指令：dsp 指令集中，設有專門的指令，如累加乘指令macd 等。(6) 功耗低.2.2.2 cpld的選型 cpld 是復雜可編程邏輯器件，它是在gal 、pal 的基礎上發展起來的，規模大，比較適合時序、邏輯電路應用場合，在信號處理領域的應用也非常活躍。大容量和多1 / 0 引腳的特點更加擴大了其使用范圍，它可以代替幾十甚至上百塊通用ic 芯片，具有編程靈活和實現方案容易改動等特點。即使電路板設計時有錯誤，也不必在板上飛線或重新制板，只要在cpld 軟件設計中進行修改就

28、可以改正，這樣有利于使用者將更大規模的電路實現在一塊芯片中，給系統集成帶來了方便。 為了增加系統的集成度、可擴展性以使其具有更高的性能，從而達到小型化的目的，我們增加了一片cpld 來完成整個系統的邏輯控制，如控制數據采集、存儲器片選、地址譯碼、數據鎖存等功能。 考慮到系統中需要cpld 控制的輸入輸出管腳的數里、內部邏輯資源的使用情況以及altera 公司cpld 芯片的高性能、高集成度、價格合理以及開發工具方便的特點，本系統選用了mx300o 系列中的epm3256atc144 一10 。它是基于max3000 結構體系的高性能eeprom 結構的cpld 芯片，完全符合ieee 1 1

29、49 . 1 jtag 邊界掃描標準，具有3 . 3v isp 的功能，可通過jtag 接口實現在線編程。引腳可以設置為開漏輸出，支持多種電壓接口。內部有256 個宏單元，16 個邏輯陣列塊和5000 個門電路。每個宏單元有一個可編程的“與”陣和固定的“或”陣，以及一個具有獨立可編程時鐘、時鐘使能、清除和置位功能的可配置觸發器。為了能構成復雜的邏輯函數，每個宏單元可使用共享擴展乘積項和高速并聯擴展乘積項，向每個宏單元提供多達32 個乘積項，這一特點使它更適合采用eda 工具進行自動邏輯綜合。altera 的第三代開發工具max + p lusn 系統支持max3000 系列的編程開發和下載。該

30、系統是個單一的集成軟件包，界面友好、集成度高并且有多種設計輸入方式：通過圖形編輯器創建圖形設計文件（, gdf ) ；通過文本編輯器，有三種編程語言可供選擇用于創建文本設計文件；還可以通過波形編輯器，創建波形設計文件（. wdf ）等。能夠執行編譯和邏輯綜合、仿真、定時分析以及器件編程等工作，具有強大的邏輯設計功能。cpld 有完善的開發平臺支持，開發難度較小，開發出的硬件結構緊湊、性能可靠、保密性好且利于修改，這也是硬件接口開發的趨勢。vhdl 的英文全名是veryhighspeed integrated circuit hardware description language ，于198

31、2 年提出，1987 年底，被ieee 和美國國防部確認為標準硬件描述語言。vhdl 作為ieee 的工業標準硬件描述語言，得到眾多eda 公司的支持，在電子設計領域，已成為事實上通用的硬件描述語言。應用vhdl 進行系統設計的優點有：vhdl 具有強大的行為描述能力：具有豐富的仿真語句和庫函數；對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，就能進行獨立的設計。vhdl 的特點決定了其成為系統設計領域最佳的硬件描述語言。本方案在集成開發環境max + plusn 下采用vhdl 語言編寫和調試程序，最后通過jtag 接口將程序下載到cpld 器件中。2.3 dsp的系統流程圖本次設計的

32、dsp系統采用模塊設計思想，主要分為硬件、軟件兩大部分。系統開發流程如圖3.2所示。以下簡要敘述各階段內容和設計原則，系統設計思路主要是將需要實現的功能描述清楚、準確，把設計任務書轉化為量化的具體技術指標。(1) 系統的主時鐘頻率由dsp芯片頻率來決定，本系統要求主時鐘頻率為160mhz 。(2) 由數據及程序的長短決定片內ram的容量，是否需要擴展外圍ram及片外ram的容量。(3) 由系統所要求的精度決定是16位還是32位，是定點還是浮點運算。(4) 根據系統是計算用還是控制用來決定對輸入輸出的要求。(5) 根據需求引出外圍接口，如數據地址總線接口、模擬i/o接口、hpi接口等。第三章：系

33、統硬件接口設計與實現3.1 微處理器核心電路設計3.1.1 微處理器的選擇設計 dsp 應用系統，選擇 dsp 芯片是非常重要的一個環節。只有選定了dsp 芯片，才能進一步設計其外圍電路及系統的其他電路。一般來說，微處理芯片選擇時應考慮以下幾方面因素：1、 dsp 芯片的運算速度；2、 dsp 芯片的價格；3、dsp 芯片硬件資源；4、dsp 芯片的運算精度；5、dsp 芯片的開發工具；6、dsp 芯片的功耗。目前，ti公司的主流dsp有三種系列：tms320c2000系列、tms320c5000系列和tms320c6000系列。tms320c2000系列的dsp是控制用的dsp，其片內ram

34、較小，速度相對來說較低，主要用途是工業自動化、數字馬達控制等領域；tms320c5000系列是一種低功耗高性能16位定點dsp，速度為40mips400mips，主要用途是有線和無線通信、ip、便攜式信息系統、尋呼機等；tms320c6000系列主要用于無線基站、中心局交換機、圖像處理等領域。綜合這三種系列dsp的特點和本實驗系統的要求，采用tms320c5000系列中應用最廣泛的tms320c54xx是較合適的。結合本系統的特點，硬件系統核心的微處理器采用了tms320vc5416芯片。3.1.2 核心部件的設計本系統使用 tms320vc5409 作為系統的中央處理器件，其系統核心部件的

35、dsp 配置電路設計主要從以下方面考慮：1、系統在上電時檢測外端口 clkmd1、clkmd2、clkmd3 三個引腳，能自動根據這三個引腳電平不同組合來置位時鐘模式；本設計使得 clkmd1、clkmd2、clkmd3 連接到拔動開關，用戶能根據需要對拔動開關進行設置來設定系統啟動后的時鐘頻率高低。2、系統上電時檢測外端口 mp / mc 引腳，該引腳設計連接于一拔動開關，以便用戶能根據需要對拔動開關進行設置，選擇系統啟動運行于微處理器模式（選擇低電平）或微計算機模式（選擇高電平）。微計算機模式時，上電后 dsp從片內 rom 區 ff80h 入口地址開始執行。3、tms320vc5416

36、具有多種中斷源輸入，為了能進行資源再配置，設計時將所有中斷引腳都連接到大規模可編程邏輯器件 (cpld) 端，用戶可以方便地根據不同需求進行中斷資源的重新配置。采用可編程邏輯器件作為外圍電路的接口電路，這樣可通過具體的軟件編程來實現邏輯電路的組合，使電路的工作狀態更加靈活，可以靈活配置外部的功能模塊。4、標準的 jtag 接口是提供系統調試和仿真的接口。3.1.3 供電電源的設計tms320vc5416 供電電源分為兩種，即內核電源 (cvdd) 和 i/o 電源(dvdd)，dsp 芯片采用這種低電壓分離式供電方式進行供電，這樣它可以大大降低 dsp 芯片的功耗。芯片內核電源電壓為 1.8v

37、 供電，外部引腳 i/o 仍然采用 3.3v 電壓供電，這樣可以直接與外部低壓器件接口。同時，加電過程中，應當保證內核電源 (cvdd) 先上電，周邊i/o接口電源dvdd后供電；關閉電源時，先關閉周邊i/o接口電源 (dvdd)，再關閉內核電源 (cvdd)。這樣，就考慮到了考慮dsp的上電順序問題，那么dsp的工作狀態會更加穩定、可靠。為了保護dsp器件，在cpu內核供電電源與i/o供電電源之間加一肖特基二極管進行保護；再有，電源有兩種輸出電壓：1.8v及3.3v。對于1.8v輸出而言, 用470uf的電容對輸入電源濾波，用33uf的電容來實現輸出濾波功能。對于3.3v輸出而言,用1uf電

38、容對輸入電源濾波,用33uf的電容來實現輸出濾波功能。實驗系統的電源輸入為+5v。芯片介紹3.2 存儲資源的配置3.2.1 dsp 芯片上的存儲器資源128k16位片上ram，包括8個8k16位片上雙訪程序/數據 ram；8個8k16位片上單訪程序ram；16k16位片上rom，可配置成程序存儲器；dsp芯片中有豐富的內部快速存儲器，使用內部存儲器可以高速運行，達到芯片的最高速度.因此，充分利用內部存儲器可以使dsp系統的整體性能達到最佳。程序區和數據區的分配受到以下三個關鍵設置的影響：1、硬件提供的mp/ mc設置引腳該管腳置低電平時，dsp被配置成微計算機 (microcompute) 模

39、式，片上的rom被映射到程序區的對應位置，本實驗系統采用這種方式。該管腳置高電平時，dsp被配置成微處理器 (microprocessor) 模式，片上的rom不映射到程序區，系統必須在dsp工作之前將程序預先放到程序區中，使dsp一加電就可以有程序運行。2、寄存器中的ovly設置位該位設置為1時，程序區0080h7fffh的地址空間映射到了數據區32k字的雙端口ram的0080h7fffh地址空間，這樣程序區和數據區可以同時共用這部分片內ram資源。該位設置為0時，程序區0080h7fffh的地址空間沒有映射到了內部數據區32k字的雙端口ram的0080h7fffh地址空間，程序區的這部分空

40、間變為外部程序地址空間，程序區和數據區獨立使用各自的這部分地址存儲空間。3、寄存器中的drom設置位該設置位為1時，程序區的c000hfeffh地址空間映射在數據區。該設置位為0時，c000hffffh映射為外部地址空間。這些設置為dsp帶來了如下好處：由于不需要插入等待延遲，所以提供了對數據和程序區的高性能操作；節約費用，更低功耗；片上ram比外部的ram成本和功耗更低。3.2.2 dsp 與地址分配相關引腳tms320vc5416芯片提供并行的地址總線，從a22（最高位）到a0（最低位）；低位16根地址線 (a0a15) 為復用地址線，在對外部程序區、數據區和i/o區訪問時，都會使用這16

41、根地址線來尋址；高7位地址(a16a22) 為程序空間擴展地址線，專用于對擴展程序區的尋址。2、并行數據線tms320vc5409芯片提供并行雙向數據總線，從d15（最高位）到d0（最低位）。這16根地址線為多用復合數據線，在對外部程序區、數據區和i/o區訪問時，都會使用這16根數據線來讀寫數據。3、選通信號由于dsp的地址線和數據線對外公用，因此dsp只能通過選通信號來區分程序空間、數據空間和i/o口空間。dsp提供三個基本的地址空間選擇的控制信號ps 、ds 、is ，分別是程序空間選通、數據空間選通和i/o空間選通，這三個信號都是在訪問外部對應地址空間時驅動的，這三個信號為低有效。在任一

42、時刻，三個信號中有且只有一個為低，此時為低的那個選通信號指定了要訪問或正在訪問的地址空間，從而保證了地址線和數據線的公用但不沖突。dsp還提供了兩個擴展的選通信號 mstrb 和 iostrb，分別是存儲器驅動信號和i/o地址空間選通信號。mstrb 信號在訪問外部程序空間和數據空間時都有效，而iostrb只在訪問i/o空間時才有效。這兩個信號也是低有效，但與ps 、 ds 、 is 信號不同的是，它們為脈沖驅動信號，就是說在每次訪問中都會產生一次驅動脈沖，而ps 、ds 、is 信號在連續的操作時將始終保持低電平狀態。這兩個擴展的選通信號，就為一些只能靠脈沖驅動選通的設備提供了直接方便的選通

43、控制信號，擴展了dsp的應用范圍。4、讀寫信號dsp只提供了一個讀寫 r /w 信號引腳，該信號在訪問外部地址空間時為高電平，在寫外部地址空間時為低電平。如果想得到分開的讀信號和寫信號，可利用反相器和兩個擴展的選通信號的組合可以實現。3.2.3 存儲器與 dsp 接口硬件電路設計dsp 發出控制信號通過 cpld 控制把 flash 存儲器的 a15a17 三條地址線鎖定為某個邏輯信號，此時 dsp 便可以對 flash 存儲器這 32k 字的地址范圍空間進行數據編程操作。這樣在設計時把 flash 存儲器 256k 字地址空間分成 8 塊 32k 字的大小空間分別操作控制，這樣我們就能方便地

44、對整片flash 存儲器進行編程操作。在電路原理設計時，為了能靈活地對存儲器讀寫進行控制，而把存儲器sst39vf400a、k9f5608u0a 所有控制引腳均由 cpld 進行編程控制。存儲器與 dsp 硬件接口原理電路設計，如下圖所示。上圖為程序存儲器原理圖程序flash可固化脫機運行的程序，用戶可將調試好的程序,通過在線編程,寫入flash中,即可脫離仿真器運行39vf400為512kb,39vf800為1mb，flash輸入信號:1來自dsp的a0-a20,d0-d15，2.來自cpld1(u13)的控制信號:zfl_cs,zfl_oe,zfl_we。上圖為數據存儲器原理圖 nand-

45、flash,存儲語音數據32mb,i/o空間尋址。cpld1輸出信號，數據信號: x_d0- x_d7, x_a0, x_a1控制信號: znand_rd讀, znand_wr寫,gpio6片選,為dsp輸出，zbio接dsp輸入,有相應的信號測試點3.3 cpld接口設計3.4外部總線操作 tms320c54x系列dsp芯片具有片內存儲器，使用片內存儲器可以全速運行，達到芯片的最高最高速度，但其片內內存數量有限，所以有時需要擴展外部存儲器。由于dsp需要和擴展i/o設備連接。tms320c54x通過外部總線與外部存儲器以及i/o設備相連。 c54x的外部設備的地址總線接口包括數據總線、地址總

46、線和一組控制信號。c54x的外部存儲器和擴展i/o設備的地址總線和數據總線復用，外部存儲器和i/o設備這兩個并行接口分別由 信號和 信號控制，這兩個借口不能同時操作。 用于訪問外部存儲器， 用于訪問i/o口，r/ 用于控制數據流的方向。 c54x片內有一條程序總線（pb）、3條數據總線（cb、db和eb）以及4條地址總線（pab、cab、dab和eab），允許cpu同時尋址這些總線。但是，c54x只有一套外部總線，所以每個周期只能訪問一次，當出現同一周期內要從外部存儲器進行多次存取時，它將自動安排存取次序，即數據尋址比程序存儲器取址的優先權還要高，在所有cpu數據尋址完成前，程序存儲器取址操作

47、是不能開始的。 通過外部準備好的輸入信號（ready）以及片內軟件等待狀態發生器，處理器可以與不同速率的外部存儲器及i/o設備借口。當與較底速率的設備通訊時，cpu處于等待狀態，當低速設備完成其操作，并發出ready信號后才能繼續執行（硬等待）。在某些情況下，只有兩個外部存儲器之間傳達數據才需要等待周期，這時片內的可編程分區切換邏輯可以自動插入一個等待周期。 當外部設備需要尋址tms320c54x的外部程序、數據和i/o空間時，可以利用 和 信號。由 信號控制c54x工作在保持模式（hold）下，由外部設備直接控制c54x的外部總線，以訪問外部的程序、數據和i/o存儲器空間的資源。c54x有兩

48、種保持模式：正常模式和dma模式。當cpu訪問內部存儲器時，外部數據總線處于高阻狀態，但地址總線和存儲器選通信號（程序選通信號（ ）、數據選通信號（ ）、和i/o選通信號（ ）仍維持先前的狀態， 、 、r/ 、 和 信號無效。如果pmst寄存器中的地址可見模式位（avis）為1，則cpu執行指令時，用一個有效的 信號將內部程序存儲器地址放在外部地址總線上。3.4.1存儲器尋定時圖如下圖所示為存儲器讀讀寫操作時序圖。外部存儲器的寫需要兩個機器周期，而連續在一分區讀時，每次讀都是單周期，而且（當讀程序存儲器時）或（當讀程序存儲器時），一直保持低電平3.4.2i/o尋址定時圖如下圖所示為并行i/o讀

49、寫讀操作時序圖。對i/o空間讀寫時，每次讀或寫都是為雙周期，一直保持低電平，對應每次讀寫都有一個負脈沖。3.4.3 分區切換邏輯當ps=ds=1時，一次數據存儲器讀操作之后緊跟著一次程序存儲器讀操作。如下圖（1）為分區切換時插入附加周期的時序圖，圖（2）為連續進行程序存儲器讀數據存儲器讀操作插入附加周期的時序圖。圖（1）存儲器兩次讀操作之間分區切換 圖（2）程序存儲器讀切換到數據存儲器讀3.5 a/d d/a轉換器3.5.1 a /d轉換器的性能結構及時序圖的介紹當某路模擬信號被選通后，先經a/d轉換器, 然后進入經過dsp芯片處理。然后在cpld中分析顯示到液晶顯示器上。a/d轉換部件實際上

50、是信號數字化理論的基礎。因此，選擇合適的 a/d 轉換器是十分重要的。我們選tlv2544id，因為它具有強大是功能，能滿足我們的需要。它的性能如下：最大吞吐量：200ksps內置參考、轉換時鐘，8 個fifo信噪比和漂移率：70db, fj=12 khzspi/dsp 兼容串行接口，時鐘最大到20mhztlv2544id為4通道輸入,12位adc,接口為spi模式。通道0對輸入交流信號adc,輸入信號范圍0-100khz,0-5v，通道1對輸入直流信號adc,通道2.3未用，dsp同步串口2輸出控制信號bsp_dr2,bsp_dx2,bsp_clkx2。下圖為a/d圖。模/數轉換器芯片圖 t

51、lv2544id的芯片內部結構如下圖：tlv2544id的芯片在芯片加電和初始化時，cs 管腳要變化，同時，要向芯片寫入a000h，接下來要配置芯片。時鐘周期的開始在fs 不使用時，cs 的下降沿表示時鐘周期開始；在fs 使用時，fs 的下降沿表示時鐘周期開始。如下圖為tlv2544id的芯片的控制與時序3.5.2 d/a轉換器的性能結構及時序圖的介紹當我們在鍵盤上輸入數字信號就在液晶顯示器顯示出來，然后經過cpld芯片分析，在經過dsp芯片處理，到d/a轉換器中把數字信號轉換成模擬信號，模擬信號就可以接到示波器上觀察，我們選用tlv5638cd轉換器，它的性能如下：雙12 位電壓輸出dac(

52、數模轉換)可編程內部參考電壓可編程設置時間： 快速模式下1s；慢速模式下3.5s與tms320 和spi 串口兼容非線性差異0.5 lsb typ溫度線性漂移tlv5638 是一個雙12 位電壓輸出dac，它有靈活的3 線串行接口。串行接口可以與tms320 和spi、ospi 和microwire 串口連接。該串口可編程使用16 位串行數據，4 其中4 位控制，12 位數據。如下圖為d/a轉換器：數/模轉換器芯片圖tlv5638芯片內部結構tlv5638芯片時序圖如下：3.5.3 a/d tlv2544id芯片和d/a tlv5638芯片與有關芯片的連接圖a/dtlv2544id芯片和d/a

53、tlv5638芯片有關的連線如下：dsp的同步串口bsp2可工作于spi模式,又可工作于i/o口模式同步串口bsp2 作i/o模式時, adc dac連線如下(系統實際連線)adc : sdo=dr2,sdi=dx2,sclk=clkx2,cs=fsr2 ,fs=vccdac : din=dx2,sclk=clkx2,cs=fsx2同步串口bsp2 作 spi模式時, adc dac連線如下adc : sdo=dr2, sdi=dx2, sclk=clkx2,cs=gpio1, fs=fsr2dac : din=dx2, sclk=clk2, cs=gpio0adc dac 所有連線如下adc

54、 : eoc =int3/null, pwdn=vcc/gpio2,cstart=vcc/gpio3 ,sdo=dr2, sdi=dx2, sclk=clkx2,cs=fsr2/gpio1,fs=vcc/fsr2dac : din=dx2, sclk=clkx2, cs=fsx2/gpio0 3.6語音電路硬件接口設計3.6.1語音芯片 tlv320aic23的結構語音芯片tlv320aic23是ti公司推出的低功耗-型16位a/d、d/a音頻接口芯片。該芯片以其可編程性、高性能、低功耗和較少的外圍模擬處理元器件，成為當前語音處理的主流產品。適用于音頻處理，語音增強，語音安全，回聲抵消，voi

55、p (voice over internet protocol) 等廣泛的電話或語音應用中。其功能強大的串行接口和應用支持以及低功耗的特性使得tlv320aic23成為音頻應用的最好的模擬接口。tvl320aic23內部集成了16位a/d和d/a 轉換器。有兩路模擬輸入通道，一路模擬輸出通道和一對數字i/o口。使用片內fir濾波器時采樣速率最高可達22ksps，采用片外fir 濾波器時其采樣速率最高可達88ksps，工作方式和采樣速率均可由控制器來編程設置。其內部模數轉換 (adc) 之前有抗混疊濾波器，之后有抽樣濾波器，數模轉換(dac) 之前有插值濾波器，接收和發送可同時進行，且有可編程的

56、輸入輸出增益控制，可工作在單端或差分方式。其獨特的直接參數設置 (dcsi) 模式采用單線串行口直接對內部寄存器編程，方便可靠。tlv320aic10由4個控制寄存器控制工作。其中，控制寄存器1：軟件復位，數模轉換 (dac) 的16位或151位模式選擇以及抗混疊濾波器、抽樣濾波器、插值濾波器使能/旁路選擇；控制寄存器2：決定工作方式和采樣速率。控制寄存器3：模擬及數字信號反饋和事件控制模式選擇、軟件斷電控制、模數轉換 (adc) 的16位或151位模式選擇；控制寄存器4：模數輸入 (adc) 增益控制和數模輸出 (dac) 增益控制。初始化主要就是對這四個寄存器參數進行設定。它與dsp接口易于實現，便于開發和使用。3.6.2 dsp 多通道緩沖同步串行口tms320vc5416提供了高速全雙工、多通道緩沖串行接口，允許與其他的c54x系列的器件及編解碼器等直接接口。多通道緩沖串口的硬件部分基于在tms320vc54x和54x器件的標準串口設計的，其多通道緩沖同步串行口mcbsp的內部連接界面框圖，它提供了和外部器件連接的7個引腳，組成了數據通路和控制通路，如圖3.4.2a所示。它具有以下幾個特點：