1、數(shù)字電子技術(shù)基礎(chǔ)試題一、填空題 : （每空 1 分，共 10 分）1 (30.25) 10 = ( ) 2 = ( ) 16 。2. 邏輯函數(shù) l = + a+ b+ c +d = 。3. 三態(tài)門輸出的三種狀態(tài)分別為： 、 和 。4. 主從型 jk 觸發(fā)器的特性方程 = 。5. 用 4 個觸發(fā)器可以存儲 位二進(jìn)制數(shù)。6. 存儲容量為 4k8 位的 ram 存儲器，其地址線為 條、數(shù)據(jù)線為 條。二、選擇題： (選擇一個正確的答案填入括號內(nèi)，每題 3 分，共 30 分 )1.設(shè)圖 1 中所有觸發(fā)器的初始狀態(tài)皆為 0，找出圖中觸發(fā)器在時鐘信號作 用下,輸出電壓波形恒為 0 的是：（ ）圖。圖 12.

2、下列幾種 ttl 電路中，輸出端可實現(xiàn)線與功能的電路是（ ）。 a、或非門 b、與非門1c、異或門 d、oc 門3.對 cmos 與非門電路，其多余輸入端正確的處理方法是（ ）。a、通過大電阻接地（1.5k） b、懸空c、通過小電阻接地（1k） d、通過電阻接 v cc4.圖 2 所示電路為由 555 定時器構(gòu)成的（ ）。a、施密特觸發(fā)器 b、多諧振蕩器c、單穩(wěn)態(tài)觸發(fā)器 d、t 觸發(fā)器5.請判斷以下哪個電路不是時序邏輯電路（ ）。圖2a、計數(shù)器 b、寄存器c、譯碼器 d、觸發(fā)器6下列幾種 a/d 轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（ ）。 圖 2a、并行 a/d 轉(zhuǎn)換器 b、計數(shù)型 a/d 轉(zhuǎn)換器c、

3、逐次漸進(jìn)型 a/d 轉(zhuǎn)換器 d、雙積分 a/d 轉(zhuǎn)換器7某電路的輸入波形 u i 和輸出波形 u o 如圖 3 所示，則該電路為（ ）。圖 3a、施密特觸發(fā)器 b、反相器c、單穩(wěn)態(tài)觸發(fā)器 d、jk 觸發(fā)器28要將方波脈沖的周期擴(kuò)展 10 倍，可采用（ ）。 a、10 級施密特觸發(fā)器 b、10 位二進(jìn)制計數(shù)器c、十進(jìn)制計數(shù)器 d、10 位 d/a 轉(zhuǎn)換器9、已知邏輯函數(shù)與其相等的函數(shù)為（ ）。a、 b、 c、 d、10、一個數(shù)據(jù)選擇器的地址輸入端有 3 個時，最多可以有（ ）個數(shù)據(jù)信 號輸出。a、4 b、6 c、8 d、16三、邏輯函數(shù)化簡 （每題 5 分，共 10 分）1、用代數(shù)法化簡為最簡與

4、或式y(tǒng)= a+2、用卡諾圖法化簡為最簡或與式y(tǒng)= + c +a d，約束條件：a c + a cd+ab=0四、分析下列電路。 （每題 6 分，共 12 分）1、寫出如圖 4 所示電路的真值表及最簡邏輯表達(dá)式。3圖 42、寫出如圖 5 所示電路的最簡邏輯表達(dá)式。圖 54五、判斷如圖 6 所示電路的邏輯功能。若已知 u b =-20v，設(shè)二極管為理想二極管，試根據(jù) u a 輸入波形， 畫出 u 0 的輸出波形 （8 分）t圖 6六、用如圖 7 所示的 8 選 1 數(shù)據(jù)選擇器 ct74ls151 實現(xiàn)下列函數(shù)。（8 分） y（a,b,c,d）=m(1,5,6,7,9,11,12,13,14)5圖

5、7七、用 4 位二進(jìn)制計數(shù)集成芯片 ct74ls161 采用兩種方法實現(xiàn)模值為 10 的計數(shù)器，要求畫出接線圖和全狀態(tài)轉(zhuǎn)換圖。（ct74ls161 如圖 8 所示， 其 ld 端為同步置數(shù)端，cr 為異步復(fù)位端）。（10 分）圖 8八、電路如圖 9 所示，試寫出電路的激勵方程，狀態(tài)轉(zhuǎn)移方程，求出 z 1 、 z 2 、z 3 的輸出邏輯表達(dá)式，并畫出在 cp 脈沖作用下，q 0 、q 1 、z 1 、z 2 、z 3 的輸出波形。（設(shè) q 0 、q 1 的初態(tài)為 0。） （12 分）6數(shù)字電子技術(shù)基礎(chǔ)試題參考答案一、填空題 :1 (30.25) 10 = ( 11110.01 ) 2 = (

6、1e.4 ) 16 。 2 . 1。3. 高電平、低電平和高阻態(tài)。4. 。5. 四。6. 12、 8二、選擇題：1.c 2.d 3.d 4.a 5.c 6.a 7.c 8.c 9.d 10.c三、邏輯函數(shù)化簡1、y=a+b72、用卡諾圖圈 0 的方法可得：y=（ +d）（a+ ）（ + ）四、 1、該電路為三變量判一致電路，當(dāng)三個變量都相同時輸出為 1，否則輸出為 0。2、 b =1， y = a ，b =0 y 呈高阻態(tài)。五、 u 0 = u a u b ,輸出波形 u 0 如圖 10 所示:圖 108六、如圖 11 所示： d圖 11七、接線如圖 12 所示：圖 12全狀態(tài)轉(zhuǎn)換圖如圖 13

7、 所示：（ a ）9（ b ）圖 13八、 ， ，波形如圖 14 所示：數(shù)字電子技術(shù)基礎(chǔ)試題（二）一、填空題 : (每空 1 分，共 10 分)1八進(jìn)制數(shù) (34.2 ) 8 的等值二進(jìn)制數(shù)為（ ） 2 ；十進(jìn)制數(shù) 98 的 8421bcd 碼為（ ） 8421bcd 。102 . ttl 與非門的多余輸入端懸空時，相當(dāng)于輸入 電平。 3 .圖 15 所示電路 中 的最簡邏輯表達(dá)式為 。圖 154. 一個 jk 觸發(fā)器有 個穩(wěn)態(tài)，它可存儲 位二進(jìn)制數(shù)。5. 若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 電路。6. 常用邏輯門電路的真值表如表 1 所示，則 f 1 、 f 2 、 f 3

8、 分別屬 于何種常用邏輯門。表 1a0011b0101f 1 f 2 f 3 1 1 00 1 10 1 11 0 1f 1 ；f 2 ；f 3 。二、選擇題： (選擇一個正確答案填入括號內(nèi)，每題 3 分，共 30 分 ) 1、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（ ）11a、m 1 與 m 3 b、m 4 與 m 6c、m 5 與 m 13 d、m 2 與 m 82、 l=ab+c 的對偶式為：（ ）a 、 a+bc ； b 、（ a+b ） c ； c 、 a+b+c ； d 、 abc ；3、半加器和的輸出端與輸入端的邏輯關(guān)系是 （ ）a、 與非 b、或非 c、 與或非 d、

9、異或4、 ttl 集成電路 74ls138 是 / 線譯碼器，譯碼器為輸出低電平有 效，若輸入為 a 2 a 1 a 0 =101 時，輸出：為（ ）。a . 00100000 b. 11011111 c.11110111 d. 000001005、屬于組合邏輯電路的部件是（ ）。a、編碼器 b、寄存器 c、觸發(fā)器 d、計數(shù)器6存儲容量為 8k8 位的 rom 存儲器，其地址線為（ ）條。a、8 b、12 c、13 d、147、一個八位 d/a 轉(zhuǎn)換器的最小電壓增量為 0.01v,當(dāng)輸入代碼為 10010001 時，輸出電壓為（ ）v。a、1.28 b、1.54 c、1.45 d、1.568、

10、t 觸發(fā)器中，當(dāng) t=1 時，觸發(fā)器實現(xiàn)（ ）功能。a、置 1 b、置 0 c、計數(shù) d、保持9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ ）。 a、jk 觸發(fā)器 b、3/8 線譯碼器12c、移位寄存器 d、十進(jìn)制計數(shù)器10、只能按地址讀出信息，而不能寫入信息的存儲器為（ ）。a、 ram b、rom c、 prom d、eprom三、將下列函數(shù)化簡為最簡與或表達(dá)式（本題 10 分）1. （代數(shù)法）2、 f 2 （ a,b,c,d）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡 諾圖法）四、分析如圖 16 所示電路，寫出其真值表和最簡表達(dá)式。（10

11、分）五、試設(shè)計一個碼檢驗電路，當(dāng)輸入的四位二進(jìn)制數(shù) a、b、c、d 為 8421bcd 碼時，輸出 y 為 1，否則 y 為 0。（要求寫出設(shè)計步驟并畫電路圖） （10 分）13六、分析如圖 17 所示電路的功能，寫出驅(qū)動方程、狀態(tài)方程，寫出狀態(tài)表或 狀態(tài)轉(zhuǎn)換圖，說明電路的類型，并判別是同步還是異步電路？ （10 分）七、試說明如圖 18 所示的用 555 定時器構(gòu)成的電路功能，求出 u t+ 、u t- 和 u t ，并畫出其輸出波形。 （10 分）圖 18八、如圖 19 所示的十進(jìn)制集成計數(shù)器；的為低電平有效的異步復(fù)位端，試將計數(shù)器用復(fù)位法接成八進(jìn)制計數(shù)器，畫出電路的全狀態(tài)轉(zhuǎn)換圖。 （ 1

12、0 分）14圖 19數(shù)字電子技術(shù)基礎(chǔ)試題（二）參考答案 一、填空題 : 11100.01 , 10011000高 ab兩 ， 一多諧振蕩器同或 ， 與非門 ， 或門二、選擇題：1 d 2. b 3. d 4. b 5. a6. c 7. c 8. c 9. c 10. b三、 1. 2.15四、 1.2. , , ,5、6、 同步六進(jìn)制計數(shù)器，狀態(tài)轉(zhuǎn)換圖見圖 20。圖 20七、 , , ，波形如圖 21 所示16圖 21八、 八進(jìn)制計數(shù)器電路如圖 22 所示。數(shù)字電子技術(shù)試題（三）及答案.一選擇題（18 分）1以下式子中不正確的是（ ）a 1aab aa=aca +b =a +bd1a12已知

13、y =ab +b +ab下列結(jié)果中正確的是（ ）a yab ybc yabdy =a +b3ttl 反相器輸入為低電平時其靜態(tài)輸入電流為（ ） a3mab 5mac 1mad 7ma173 2 14下列說法不正確的是（ ）a 集電極開路的門稱為 oc 門b 三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平） coc 門輸出端直接連接可以實現(xiàn)正邏輯的線或運算d 利用三態(tài)門電路可實現(xiàn)雙向傳輸5以下錯誤的是（ ）a 數(shù)字比較器可以比較數(shù)字大小b 實現(xiàn)兩個一位二進(jìn)制數(shù)相加的電路叫全加器c 實現(xiàn)兩個一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器 d編碼器可分為普通全加器和優(yōu)先編碼器6下列描述不正確

14、的是（ ）a 觸發(fā)器具有兩種狀態(tài)，當(dāng) q=1 時觸發(fā)器處于 1 態(tài)b 時序電路必然存在狀態(tài)循環(huán)c 異步時序電路的響應(yīng)速度要比同步時序電路的響應(yīng)速度慢d 邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸 發(fā)器的空翻現(xiàn)象7電路如下圖（圖中為下降沿 jk 觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài) q q q 為 “011”，請問時鐘作用下，觸發(fā)器下一狀態(tài)為（ ）a“110” b“100” c“010” d“000”8、下列描述不正確的是（ ）a 時序邏輯電路某一時刻的電路狀態(tài)取決于電路進(jìn)入該時刻前所處的 狀態(tài)。b 寄存器只能存儲小量數(shù)據(jù)，存儲器可存儲大量數(shù)據(jù)。c 主從 jk 觸發(fā)器主觸發(fā)器具有一次翻轉(zhuǎn)性d

15、 上面描述至少有一個不正確9下列描述不正確的是（ ）a eeprom 具有數(shù)據(jù)長期保存的功能且比 eprom 使用方便b 集成二十進(jìn)制計數(shù)器和集成二進(jìn)制計數(shù)器均可方便擴(kuò)展。c 將移位寄存器首尾相連可構(gòu)成環(huán)形計數(shù)器d 上面描述至少有一個不正確18ii01 2二判斷題（10 分）1 ttl 門電路在高電平輸入時，其輸入電流很小，74ls 系列每個輸入端 的輸入電流在 40ua 以下（ ）1 三態(tài)門輸出為高阻時，其輸出線上電壓為高電平（ ）2 超前進(jìn)位加法器比串行進(jìn)位加法器速度慢（ ）3 譯碼器哪個輸出信號有效取決于譯碼器的地址輸入信號（ ）1 五進(jìn)制計數(shù)器的有效狀態(tài)為五個（ ）2 施密特觸發(fā)器的特

16、點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應(yīng)的輸入 條件維持。（ ）3 當(dāng)時序邏輯電路存在無效循環(huán)時該電路不能自啟動（）4 rs 觸發(fā)器、jk 觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（ ）5 d/a 的含義是模數(shù)轉(zhuǎn)換（ ）1 構(gòu)成一個 7 進(jìn)制計數(shù)器需要 3 個觸發(fā)器（ ）三計算題（5 分）+5v如圖所示電路在 v 0.3v 和 v 5v 時輸出電壓 v 分別為多少，三極3k管分別工作于什么區(qū)（放大區(qū)、截止區(qū)、 飽和區(qū)）。vi10kv0四分析題（24 分）1分析如圖所示電路的邏輯功能，gnd寫出 y 、y 的邏輯函數(shù)式，列出真值表，指出電路能完成什么邏輯功能。2分析下面的電路并回答問題19l ssll s2 1（

17、1） 寫出電路激勵方程、狀態(tài)方程、輸出方程 （2） 畫出電路的有效狀態(tài)圖（3） 當(dāng) x=1 時，該電路具有什么邏輯功能 五應(yīng)用題（43 分）1用卡諾圖化簡以下邏輯函數(shù)y =abc +abd +acd +c d +abc +ac dy =c d (ab )+abc +a cd，給定約束條件為 abcd02有一水箱，由大、小兩臺水泵m 和 m 供水，如圖所示。水箱中 設(shè)置了 3 個水位檢測元件 a、b、c。水面低于檢測元件時，檢測元件給 出高電平；水面高于檢測元件時，檢測元件給出低電平。現(xiàn)要求當(dāng)水位超 過 c 點時水泵停止工作；水位低于 c 點而高于 b 點時 m 單獨工作；水 位低于 b 點而高

18、于 a 點時 m 單獨工作；水位低于 a 點時 m 和 m 同時 工作。試用 74ls138 加上適當(dāng)?shù)倪壿嬮T電路控制兩臺水泵的運行。74ls138 的邏輯功能表輸入輸出s1s +s23a aa0y0y y12y3y4y5y6y70x1111111x10000000x x xx x x0 0 00 0 110111001011 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1

19、1 1 1 1 0 1200 1 2 30 1 2 33 2 1 00 1 2 31 0 1 1 1 1 1 1 1 1 1 1 0cr011113 74ls161 邏輯符號及功能表如下74ls161 功能表ld ctp ctt cp d0 d1 d2 d3 q0 q1 q2 q3 0 0 0 0 0 d d d d d d d d 1 1 1 正常計數(shù) 1 0 保持（但 c=0） 1 0 1 保持 （1）假定 161 當(dāng)前狀態(tài) q q q q 為“0101”“d d d d ”為“全 1”， ld =0，請畫出在兩個 cp作用下的狀態(tài)轉(zhuǎn)換 關(guān)系？（2）請用復(fù)位法設(shè)計一個六進(jìn)制記數(shù)器（可附加必

20、要的門電路）211 2214分析右面的電路并回答問題（1）該電路為單穩(wěn)態(tài)觸發(fā)器還是無穩(wěn)態(tài)觸發(fā)器？（2）當(dāng) r=1k、c=20uf 時，請計算電路的相關(guān)參數(shù)（對單穩(wěn)態(tài)觸發(fā)器而言計算脈寬，對無穩(wěn)態(tài)觸發(fā)器而言計算周期）。a 卷答案一選擇題（18 分）1 c 2 c 3 c 4 c 5b6 a 7 b 8 a 9 b二判斷題（10 分）1（ ）2（ ）3（ ）4（ ）5（ ）6（ ）7（ ） 8（ ）9（ ）10（ ）三計算題解：（1）vi =0.3v時，三極管截止，工作在截止區(qū)，vo =5v；（2）v =5vi時，三極管導(dǎo)通，工作在飽和區(qū)， v =voce (max)0v四、分析題1y =a +dy

21、 =b +ad +ac2、（1）qn+1 =xqq n+1=q q12y=xq q2（2）（3）當(dāng) x=1 時，該電路為三進(jìn)制計數(shù)器 五：應(yīng)用題1 解：（1）由圖可以寫出表達(dá)式：22llsslsy1 =a b c y 2 =ab +ac +bc（2）真值表如下：a00001111b00110011c01010101ab00000011ac00000101bc00010001b c01100110y200010111y101101001(3)判斷邏輯功能：y2y1 表示輸入1的個數(shù)。2 解：（1）輸入 a、b、c 按題中設(shè)定，并設(shè)輸出m 1 時，開小水泵m 0 時，關(guān)小水泵m 1 時，開大水泵m

22、 1 時，關(guān)大水泵；（2）根據(jù)題意列出真值表：a00001111b00110011c01010101m0011m0101（3）由真值表化簡整理得到：m =b = abc +abc +abc +abc lm =m +m +m +m =m m m ml 2 3 6 7 2 3 67m =a +bc =abc +abc +abc +abc +abc sm =m +m +m +m +m =m m m m ms 1 4 5 6 7 1 4 5 67238421（4）令 a=a,b=b,c=c，畫出電路圖： （1）“0101” “1111” “1111” （2）“0110”時復(fù)位4、（1）單穩(wěn)態(tài)（2）20

23、ms數(shù)字電子技術(shù)基礎(chǔ)試題（四）一、選擇題（每題 2 分，共 26 分）1將代碼(10000011) 轉(zhuǎn)換為二進(jìn)制數(shù)（ ）。a、（01000011）2b、（01010011）2c、（10000011）2d、（000100110001）22函數(shù)f = a b +ab的對偶式為（ ）。a、（a +b ) ( a +b )b、a +b a +b；c、a +b a +bd、( a +b )( a +b )3有符號位二進(jìn)制數(shù)的原碼為（11101），則對應(yīng)的十進(jìn)制為（ ）。24。a、-29 b、+29 c、-13 d、+134邏輯函數(shù) y =ac +abd +bcd ( e +f )的最簡的與或式（ ）a、

24、ac+bd； b、ac +abdc、ac+b d、a+bd5邏輯函數(shù)的 f=ab +ab +bc的標(biāo)準(zhǔn)與或式為（ ）。a、(2,3,4,5,7)b、(1,2,3,4,6)c、(0,1,2,3,5)d、(3,4,5,6,7)6邏輯函數(shù) y（a，b，c）=(0,2,4,5)的最簡與或非式為（ ）。a、ac +abb、ab +a cc、ac +abd、ab +a c +b c7邏輯函數(shù) y（a，b，c，d）=(1,2,4,5,6,9)其約束條件為 ab+ac=0則最簡與或式為（ ）。a、c、bc +cd +c dac d +cd +c db、d、bc +cd +ac dab +bd +ac；8下圖為

25、 ttl 邏輯門，其輸出 y 為（ ）。a、0 b、 1 c、a +bd、a b9下圖為 od 門組成的線與電路其輸出 y 為（ ）。25ilohol iha、1 b、0 c、bd、a b10下圖中觸發(fā)器的次態(tài)方程 qn+1為（ ）。a、a b、0 c、qnd、qn11rs 觸發(fā)器要求狀態(tài)由 0 1其輸入信號為（ ）。a、rs=01 b、rs=1 c、rs=0 d、rs=1012電源電壓為+12v 的 555 定時器、組成施密特觸發(fā)器，控制端開路， 則該觸發(fā)器的回差電壓為（ ）。ta、4v b、6v c、8v d、12v13為了將三角波換為同頻率的矩形波，應(yīng)選用（ ）。a、施密特觸發(fā)器c、多諧

26、振器二、判斷題（每題 1 分，共 10 分）b、單穩(wěn)態(tài)觸發(fā)器 d、計數(shù)器（ ）1oc 門的輸出端可并聯(lián)使用。（ ）2當(dāng) ttl 門輸出電流 i =0.4ma, i =16ma,i =40a,i =1ma 時 n=16。（ ）3n 進(jìn)制計數(shù)器可以實現(xiàn) n 分頻。（ ）4組合邏輯電路在任意時刻的輸出不僅與該時刻的輸入有關(guān)， 還與電路原來的狀態(tài)有關(guān)。（ ）5單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)維持時間的長短取決于外界觸發(fā)脈沖的 頻率和幅度。26b84213 2 10 1（ ）6在邏輯電路中三極管即可工作在放大，飽和、截止?fàn)顟B(tài)。（ ）7邏輯函數(shù) y=ab +ac +bd滿足一定條件時存在兩處競爭冒險。（ ）8寄存器、編

27、碼器、譯存器、加法器都是組合電路邏輯部件。（ ）9二進(jìn)制數(shù)（101110） 轉(zhuǎn)換成 8421bcd 碼為（0100 0110） 。（ ） 10 邏輯函數(shù) m(1,3,5,6,7)。=y （ abc ） =m(0,2,4)時即： y （ abc ）三、分析題（共 20 分）1 試分析同步時序邏輯電路，要求寫出各觸發(fā)器的驅(qū)動方程、狀態(tài) 方程，畫出完整的狀態(tài)轉(zhuǎn)換圖（按 q q q 排列）。（6 分）2分析下圖由 74160 構(gòu)成的計數(shù)器為幾進(jìn)制計數(shù)器，畫出有效狀態(tài) 轉(zhuǎn)換圖。（4 分）11epd dd2d3 cet 74160ldcpcpq0q1q2q3rd12710 1 2 31 23 分析邏輯電路

28、，要求寫出輸出邏輯式、列出真值表、說明其邏輯 功能。（6 分）4分析如下 74ls153 數(shù)據(jù)選擇器構(gòu)成電路的輸出邏輯函數(shù)式。（4 分）faa yba0 d d d d四、設(shè)計題（共 26 分）1用 74ls160 及少量的與非門組成能顯示 0048 的計數(shù)器（使用 完成）。（8 分）rdepd0d1d2d3cepd0d1d2d3cet74160ldet74160ldcpq0q1q2q3rdcpq0q qq3rd2811 22試用圖示 3 線8 線譯碼器 74ls138 和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)。要求：（1）寫出表達(dá)式的轉(zhuǎn)換過程（6 分）；（2）在給定的 邏輯符號圖上完成最終電路圖。（6 分）y =ac +bcy =a bc +ab c +bc2y =b c +a