1、 八路智能搶答器設計 摘要隨著現代娛樂節目及其它游戲環節的需要，也為了更加完善節目的緊張氣氛和觀眾的互動，所以就出現了多路智力搶答器，本搶答器的基本功能：它可同時供8名選手或8個代表隊參加比賽，他們的編號分別是I0I7，各用一個搶答按鈕，按鈕的編號分別與選手的編號相對應，分別是S0S7。關鍵字74LS48 RS觸發器 74LS192 555定時器abstractAlong with modern entertainment program and other game links need, also for more perfect programs tense atmosphere and

2、 audiences interaction, therefore presented the multi-channel intelligences to vie to answer first, this vied to answer first basic function: It may simultaneously supply 8 contestants or 8 teams attends the competition, their serial number respectively is I0I7, vies to answer the first button respe

3、ctively with one, buttons serial number corresponds separately with contestants serial number, respectively is S0S7. key words:74LS48 RS trigger 74LS192 555 timers 目 錄abstract01 引言12 系統框圖及原理簡述22.1 系統框圖22.2 原理簡述23 特殊器件介紹33.0 優先編碼器 74LS14833.1 譯碼器及應用43.2 BCD顯示譯碼驅動器63.3 RS觸發器83.4 計數器93.5 555定時器134 電路設計

4、144.1 搶答部分144.2 定時電路154.3 時鐘產生和時序控制電路164.4 報警控制電路175 系統測試185.0 單元電路檢測195.0.1 搶答電路195.0.2 定時電路195.0.3 時序控制及報警電路195.1 整機調試206 結論207 參考文獻211 引言搶答器的功能要求可同時供8名選手或8個代表隊參加比賽，他們的編號分別是I0I7，各用一個搶答按鈕，按鈕的編號分別與選手的編號相對應，分別是S0S7。給節目主持人設置一個控制開關S，用來控制系統的清零和搶答的開始。搶答器具有數據鎖存和顯示功能，搶答開始以后，若有選手按動搶答按鈕，編號便立即鎖存，并在LED數碼管上顯示出選

5、手的編號，同時，揚聲器發出音響提示。此時，輸入回路封鎖，禁止其他選手搶答。優先搶答的選手的編號一直保持到主持人將系統清零時為止。搶答器具有定時搶答功能，且一次搶答的時間由主持人設定，當節目主持人啟動“開始”鍵后，要求定時器立即進行減法計數，并用顯示器顯示，同時揚聲器發出短暫的聲響，聲響持續時間為0.5秒左右。參賽選手在設定的時間內搶答有效，顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統清零時為止。如果定時搶答的時間已到，卻沒有選手搶答時，則本次搶答無效，系統短暫報警，并封鎖輸入電路，禁止選手超時后搶答，時間顯示器上顯示00。2 系統框圖及原理簡述2.1 系統框圖2.2 原理簡述定

6、時搶答器的總體框圖如上圖所示，它由主體電路和擴展電路兩部分組成。主體電路完成基本的搶答功能，即開始搶答后，當選手按動搶答鍵時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答。擴展電路完成定時搶答的功能。 定時搶答器的工作過程是：接通電源時，節目主持人將開關置于“清除”位置，搶答器處于禁止工作狀態，編號顯示器滅燈，定時器倒計時。當定時時間到，卻沒有選手搶答時，系統報警，并封鎖輸入電路，禁止選手超時后搶答。當選手在定時時間內按動搶答鍵時，搶答器要完成以下四項工作： 優先緞電路立即分辨出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號；揚聲器發出短暫聲響，提醒節目主持人注意；控制

7、電路要對輸入編碼電路進行封鎖，避免其他選手再次進行搶答；控制電路要使定時器停止工作，時間顯示器上顯示剩余的搶答時間，并保持到主持人將系統清零為止。當選手將問題回答完畢，主持人操作控制開關，使系統回復到禁止工作狀態，以便進行下一輪搶答。 3 特殊器件介紹3.0 優先編碼器 74LS148 編碼器在同一時刻內只允許對一個信號進行編碼，否則輸出的代碼會發生混亂。優先編碼器既在同一時間內，當有多個輸入信號請求編碼時，只對優先級別高的信號進行編碼的邏輯電路，稱為優先編碼器。常用的集成優先編碼器有74LS148（8線3線）和74LS147（10線4線）兩種制式。優先編碼器是較常用的編碼器，下面以74LS1

8、48為例，介紹它的邏輯功能。此芯片為8線3線優先編碼器。圖1-1（a）是其功能簡圖，圖1-1（b）是管腳引線圖，表1-1是其真值表。 74LS148的輸入端和輸出端低電平有效。圖1-1（a）是其功能簡圖，圖中電源和地未畫， 是輸入信號，為三位二進制編碼輸出信號，1時，編碼器禁止編碼，當0時，允許編碼。是技能輸出端，只有在0，而均無編碼輸入信號時為0。為優先編碼輸出端，在0而的其中之一有信號時，0。各輸入端的優先順序為：級別最高，級別最低。如果0（有信號），則其它輸入端即使有輸入信號，均不起作用，此時輸出只按編碼，000。優先編碼被廣泛用于計算機控制系統中，當有多個外設申請中斷時，優先編碼器總是

9、給優先級別高的設備先編碼。3.1 譯碼器及應用譯碼與編碼是相反的過程，是將二進制代碼表示的特定含義翻譯出來的過程。能實現譯碼功能的組合邏輯電路稱為譯碼器。集成譯碼器可分為三種，即：二進制譯碼器、二十進制譯碼器和顯示譯碼器。二進制譯碼器:將輸入的二進制代碼的各種狀態按特定含義翻譯成對應輸出信號的電路。也稱為變量譯碼器。若輸入端有n位，代碼組合就有2n個，當然可譯出2n個輸出信號。顯示譯碼器:由譯碼輸出和顯示器配合使用，最常用的是BCD七段譯碼器。其輸出是驅動七段字形的七個信號，常見產品型號有74LS48、74LS47等。目前用于電子電路系統中的顯示器件主要有發光二極管組成的各種顯示器件和液晶顯示

10、器件，這二種顯示器件都有筆劃段和點陣型兩大類。筆劃段型的由一些特定的筆劃段組成，以顯示一些特定的字型和符號；點陣型的由許多成行成列的發光元素點組成，由不同行和列上的發光點組成一定的字型、符號和圖形。它們的示意圖見圖4.2.1。 1LED顯示器件 LED是Light Emitting Diode的縮寫，直譯為光發射二極管，中文名為發光二極管。由于作為單個發光元素LED發光器件的尺寸不能做的太小，對于小尺寸的LED顯示器件，一般是筆劃段型的，廣泛用于顯示儀表之中；大型尺寸的一般是點陣型器件，往往用于大型的和特大型的顯示屏中。 LED顯示器件有共陰極和共陽極兩類，對于筆劃段型的如圖4.2.2所示。圖

11、(a) 是共陽極的示意圖，圖(b)是共陰極的示意圖。 LED發光二極管由砷化鎵、磷砷化鎵等半導體材料制成。LED顯示器件的供電電壓僅幾伏，可以和TTL集成電路匹配，單個發光二極管的電流從零點幾毫安到幾個毫安。它是一種主動發光器件，周圍光線越暗，發光顯得越明亮，有紅、綠、黃、橙、藍等幾種顏色。 (a) 筆劃段型顯示器 (b) 點陣型顯示器 圖4.2.1 筆劃段型和點陣型顯示器的示意圖 (a) 共陽極型顯示器 (b) 共陰極型顯示器圖4.2.2 筆劃段型LED顯示器件字符顯示器：分段式顯示是將字符由分布在同一平面上的若干段發光筆劃組成。電子計算器，數字萬用表等顯示器都是顯示分段式數字。而LED數碼

12、顯示器是最常見的。通常有紅、綠、黃等顏色。LED的死區電壓較高，工作電壓大約1.53V，驅動電流為幾十毫安。圖1-2是七段LED數碼管的引線圖和顯示數字情況。74LS47譯碼驅動器輸出是低電平有效，所以配接的數碼管須采用共陽極接法；而74LS48譯碼驅動器輸出是高電平有效，所以，配接的數碼管須采用共陰極接法。數碼管常用型號有BS201、BS202等。圖1-3（a）是共陰式LED數碼管的原理圖，使用時，公陰極接地，7個陽極ag由相應的BCD七段譯碼器來驅動，如圖1-3（b）所示。 （a）引線圖 （b）七段字形組合情況圖1-2 七段LED數碼管圖1-3 共陰式LED數碼管的原理圖和驅動電路3.2

13、BCD顯示譯碼驅動器上面提到，74LS48是輸出高電平有效的中規模集成BCD七段顯示譯碼驅動器，它的功能簡圖和管腳引線圖如圖1-4所示。其真值表見表1-2所示。表1-274LS48BCD七段譯碼驅動器真值表74LS48的輸入端是四位二進制信號(8421BCD碼)，a、b、c、d、e、f、g是七段譯碼器的輸出驅動信號，高電平有效。可直接驅動共陰極七段數碼管，是使能端，起輔助控制作用。使能端的作用如下： (1) 是試燈輸入端，當=0，=1時，不管其它輸入是什么狀態，ag七段全亮；(2)滅燈輸入，當=0，不論其它輸入狀態如何，ag均為0，顯示管熄滅；(3)動態滅零輸入，當=1，=0時， 如果=000

14、0時，ag均為各段熄滅； (4) 動態滅零輸出，它與滅燈輸入共用一個引出端。當=0或=0且=1，=0000時，輸出才為0。片間 與配合，可用于熄滅多位數字前后所不需要顯示的零。a bc de f g74LS48A3 A2 A1 A0 （a）74LS48功能簡圖 （b）74LS48管腳引線 圖1-43.3 RS觸發器當輸入端接入=1的電平時，如果基本SR觸發器現態=1、=0，則觸發器次態=1、=0；若基本SR觸發器的現態=0、=1，則觸發器次態=0、=1。即=1時，觸發器保持原狀態不變。當=1，=0時，如果基本SR觸發器現態為=1、=0，因=0，會使=1，而=1與=1共同作用使端翻轉為0；如果基

15、本SR觸發器現態為=0、=1，同理會使=0，=1。只要輸入信號=1，=0，無論基本SR觸發器的輸出現態如何，均會使輸出次態置為0態。當=0、=1時，如果觸發器現態為=0、=1，因=0，會使G1的輸出端次態翻轉為1，而=1和=1共同使G2的輸出端=0；同理當=1、=0，也會使觸發器的次態輸出為=1、=0；只要=0、=1，無論觸發器現態如何，均會將觸發器置1。當=0時，無論觸發器的原狀態如何，均會使=1，=1。當脈沖去掉后，和同時恢復高電平后，觸發器的新狀態要看G1 和G2兩個門翻轉速度快慢，所以稱=0是不定狀態，在實際電路中要避免此狀態出現。基本SR觸發器的邏輯圖、邏輯符號和波形圖如圖1-5所示

16、。基本SR觸發器的輸出端隨輸入電平和變化的波形圖如圖1-5（C）所示。表1-3是基本SR觸發器功能真值表，用它來描述SR觸發器的邏輯功能。由表1-3化簡得到邏輯功能表達式（也稱為特性方程）如式1.1所示，稱之為約束條件。圖1-6是74LS279管腳引線圖。表1-3 基本SR觸發器功能真值 綜上所述基本SR觸發器具有置0、置1、保持功能且不允許與同時為0，集成產品74LS279就是這種四SR觸發器。對應的特性方程為： （1.1）其中，表示現態，即原態。表示次態，即新狀態。圖1-6 74LS279管腳引線圖3.4 計數器十進制計數器品種很多，有十進制加法計數器、十進制減法計數器和十進可逆計數器，下

17、面僅以74LS192同步十進制可逆計數器為例。介紹它的功能特點。74LS192是屬8421BCD碼，它的功能簡圖如圖1-7所示，它的功能真值表如表1-4所示。從表1-4可見： 是異步清零端，且高電平有效。 是并行置數端，低電平有效，且在有效。 和是兩個時鐘脈沖，當，時鐘脈沖由端接入。并且時，74LS192處于加法計數狀態；當脈沖從端輸入，且時，74LS192處于減法計數狀態；時，計數器處于保持狀態。 是進位端，是借位端。表1-4 74LS192功能真值表計數器選用匯總規模集成電路74LS192進行設計較為簡便，74LS192是十進制可編程同步加鎖計數器，它采用8421碼二-十進制編碼，并具有直

18、接清零、置數、加鎖計數功能。圖2-3是74LS192外引腳及時序波形圖。圖中、分別是加計數、減計數的時鐘脈沖輸入端（上升沿有效）。是異步并行置數控制端（低電平有效）， 、分別是進位、借位輸出端（低電平有效），CR是異步清零端，D3-D0是并行數據輸入殿，Q3-Q0是輸出端。74192的功能表見下表2-1所示。其工作原理是：當=1，CR=0時，若時鐘脈沖加到端，且=1 圖2-3 74LS192外引腳及時序波形圖則計數器在預置數的基礎上完成加計數功能，當加計數到9時，端發出進位下跳變脈沖；若時鐘脈沖加到端，且 =1，則計數器在預置數的基礎上完成減計數功能，當減計數到0時， 端發出借位下跳變脈沖。由

19、74LS192構成的三十進制遞減計數器如下圖2-4所示其預置數為N=（）= (30)10。它的計數原理是 : 只有當低位 端發出借位脈沖時 , 高位計數器才作減計數。當高、低位計數器處于全零 , 且 為 0 時 , 置數端 =0, 計數器完成并行置數 , 在 端的輸入時鐘脈沖作用下 , 計數器再次進入下一循環減計數。74LS192是同步十進制可逆計數器，其邏輯符號和引腳排列如圖2.2.0（a）、(b)所示。Q3 Q2 Q1 Q074LS192D3 D2 D1 D0 CRCPUCPDLD（a）（b）74LS19212345678161514131211109VCC D0 CR BO CO LD

20、D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND圖2.2.074LS192具有下述功能：異步清零：CR=1，Q3Q2Q1Q0=0000異步置數：CR=0，=0，Q3Q2Q1Q0=D3D2D1D0保持： CR=0，=1，CPU=CPD=1,Q3Q2Q1Q0保持原態加計數：CR=0, =1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規律計數減計數：CR=0, =1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規律計數利用集成計數器芯片可方便地構成任意（N）進制計數器。方法：反饋歸零法：是利用計數器清零端的清零作用，截取計數過程中的某一個中間狀態控制清零端，使計數器由此狀態

21、返回到零重新開始計數。把模數大的計數器改成模數小的計數器。關鍵：是清零信號的選擇與芯片的清零方式有關。異步清零方式以N作為清零信號或反饋識別碼，其有效循環狀態為0N-1；同步清零方式以N-1作為反饋識別碼，其有效循環狀態為0N-1。還要注意清零端的有效電平，以確定用與門還是與非門來引導。 反饋置數法：是利用具有置數功能的計數器，截取從Nb到Na之間的N個有效狀態構成N進制計數器。其方法是當計數器的狀態循環到Na時，由Na構成的反饋信號提供置數指令，由于事先將并行置數數據輸入端置成了Nb的狀態，所以置數指令到來時，計數器輸出端被置成Nb，再來計數脈沖，計數器在Nb基礎上繼續計數直至 Na，又進行

22、新一輪置數、計數。 關鍵：是反饋識別碼的確定與芯片的置數方式有關。異步置數方式以Na =Nb+N作為反饋識別碼，其有效循環狀態為NbNa；同步置數方式以Na =Nb+N-1作為反饋識別碼，其有效循環狀態為NbNa。還要注意置數端的有效電平，以確定用與門還是與非門來引導。3.5 555定時器555定時器（又稱時基電路）是一個模擬與數字混合型的集成電路。按其工藝分雙極型和CMOS型兩類，其應用非常廣泛。1 555定時器的組成和功能圖20是555定時器內部組成框圖。它主要由兩個高精度電壓比較器A1、A2，一個RS觸發器，一個放電三極管和三個5K電阻的分壓器而構成。圖2-0 555定時器組成框圖它的各

23、個引腳功能如下：1腳：外接電源負端VSS或接地，一般情況下接地。8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 16V，CMOS型時基電路VCC的范圍為3 18V。一般用5V。3腳：輸出端Vo2腳：低觸發端6腳：TH高觸發端4腳：是直接清零端。當端接低電平，則時基電路不工作，此時不論、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。5腳：VC為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基準電壓，當該端不用時，應將該端串入一只0.01F電容接地，以防引入干擾。7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。在1腳接地，5腳未外接電壓，兩個比較器A1、

24、A2基準電壓分別為的情況下，555時基電路的功能表如表21示。表21 555定時器的功能表清零端高觸發端TH低觸發端Qn+1放電管T功能00導通直接清零10導通置011截止置11Qn不變保持4 電路設計4.1 搶答部分 一是將搶答選手的編號識別出并鎖存顯示到數碼管上，二是使其他選手按鍵無效；三是有人搶答時輸出時序控制信號，使計數電路停止工作并報警。S ： 輸入，與主持人總控相接，此處控制數碼管的清零；/ST ： 輸入， 74148 的使能控制端（由 7400 輸入）； /YEX ： 輸出，報警時序控制（與 74121 相連）； CTR ： 輸出，報警時序控制（與 7400 相連）；該部分主要由

25、 74148 優先編碼器、鎖存器 74279 、譯碼器 7448 組成和按鍵、 7 段數碼管組成。如圖所示，搶答輸入端為 74148 的 /I7 到 /I0 腳，當有選手按鍵時， 74148 的相應的引腳為低電平，電路完成以下動作： （ 1 ）、 74148 將編碼輸入到鎖存其中，并通過鎖存器由 7448 譯碼后顯示到數碼管上； （ 2 ）、 74148 譯碼輸出端 /YEX 0 ，通過控制時序電路使 74148 的使能端 /ST 為 1 ， 74148 停在譯碼工作，使以后其他選手的按鍵無效； （ 3 ）、時序信號 /YEX=0 ， CTR=1 ，通過控制時序電路使計時電路停止工作，報警電路

26、報警。 4.2 定時電路主要實現搶答倒計時，同時通過輸出接口與時序控制電路相接，實現時序控制，當無人搶答且時間到時，報警。CLCK ： 輸入，計數脈沖，時序控制電路產生， 由 7411 輸出； S ： 輸入，主持人總控，此處控制計數器 74192 的預置數； BO2 ： 輸出，倒計時時間到時輸出低電平 0 ，與時序電路 74121 相接，控制報警； 該部分主要由 555 脈沖產生電路、 74192 減法計數電路、 7448 譯碼電路和 2 個 7 段數碼管即相關電路組成。兩塊 74192 實現減法計數，通過譯碼電路 7448 顯示到數碼管上，其時鐘信號由時鐘產生電路提供。 74192 的預置數

27、控制端實現預置數，當主持人按下控制按鍵 S 時，實現預置。按鍵彈起后，計數器開始減法計數工作，并將時間顯示在 LED 上，當有人搶答時，停止計數并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， BO2 輸出低電平到時序控制電路，控制報警電路報警，同時以后選手搶答無效。 4.3 時鐘產生和時序控制電路為計數電路提供計數脈沖，同時完成主持人控制以及以上各部分的邏輯控制協調，使電路正常工作。 、 BO2 ： 輸入，由計數電路產生； CTR ： 輸入，由搶答電路產生； /ST ： 輸出，控制搶答電路； CLCK ： 輸出，提供給計數電路； 該部分主要由定時器 555 、單穩態觸發器 7412

28、1 、與非門 7400 、三段輸入與門 7411 和相關電路組成。由 555 產生計數脈沖，通過 7400 和 7411 結合控制信號 BO2 、 CTR 控制輸入到計數電路的脈沖有無。脈沖周期 ，選擇電容為 10uF ，電阻 的值為 144.44 時 t 為一秒，本設計中選取 R120K ，R262K ，t0.998S 。輸出到計數電路的脈沖為 ，搶答開始時， BO2=/ST=1，故CLCK=CP ，計數器正常工作， ，當計數時間到時（ BO2=0 ）或者有人搶答時（ CTR=1 ）， /ST=1 ， 74148 使能端為高電平，禁止編碼，即此后的搶答無效。4.4 報警控制電路 完成搶答開始

29、、槍答選種的報警提示和控制時間結束的報警提示。/YEX ： 輸入，由搶答電路提供 BO2 ： 輸入，由計數電路提供 S ： 輸入，來自主持人按鍵 PR ： 來自 74121 的 /Q ，與 555 的 RST 腳相接，控制 555 的振蕩振蕩與否。 主要由 555 時鐘電路（用于控制報警聲音頻率）、蜂鳴器即相關的延時電路和控制電路組成。單穩態觸發器 74121 通過信號 /YEX 、 BO2 、 S 控制報警與否和報警時間， 555 時鐘電路產生脈沖時鐘。當 74121 輸出單穩態觸發器的輸出延時： 。取 10uF, =620K, 有 4.3 秒。上電時， 74121 的狀態為 ， PR=1

30、， 555 振蕩，蜂鳴器按時鐘頻率鳴叫，表示電路正常工作；當主持人按下鍵時，不能報警提醒選手，由于 121 不能實現次功能，這是本設計的缺陷；在規定的時間有人搶答時， /YEX 由 1 跳變到 0 74121 有狀態 2 ，即 /Q 輸出暫態低電平，蜂鳴器連續發聲報警，持續時間為 =4.3 秒；如果在規定時間內無人搶答， BO2 由 1 跳變到 0 ， 74121 有狀態 2 ， /Q 輸出暫態低電平，蜂鳴器連續發聲報警持續時間為 5 系統測試 根據需求選擇電路的設計單元進行組合，完成系統的原理圖設計與 PCB 設計，對制作好的 PCB 板，或準備好的面包板，按照裝配圖或原理圖進行器件裝配，裝

31、配好之后進行電路的調試。 調試規則為： 打開電源之前，先按照系統原理圖檢查制作好的電路板的通斷情況，并取下 PCB 上的集成塊，然后接通電源，用萬用表檢查板上的各點的電源電壓值，完好之后再關掉電源，插上集成塊。 5.0 單元電路檢測 5.0.1 搶答電路 把主持人的控制開關設置為“清除”位置，用萬用表檢查 RS 觸發器的 端為低電平，輸出端（ 4Q1Q ）全部為低電平。于是 74LS48 的 BI=0 ，顯示器滅燈； 74LS148 的選通輸入端 ST=0 ， 74LS148 處于工作狀態，此時鎖存電路不工作。然后把主持人的控制開關撥到“開始”位置，優先編碼電路和鎖存電路同時處于工作狀態，即搶

32、答器處于等待工作狀態，給 8 路搶答端口即輸入端 給上低電平的輸入信號，如當有選手將鍵按下時（如按下 ）， 74LS148 的輸出 =010 ， =0 ，經 RS 鎖存器后， CTR=1 ， BI=1 ， 74LS279 處于工作狀態， 4Q3Q2Q=101 ， =0 ，經 RS 鎖存器后，出“ 5 ”。此外， CTR=1 ，使 74LS148 仍處于禁止工作狀態，其它按鍵的輸入信號不會被接收。 5.0.2 定時電路 用示波器檢查 555 的輸出波形是否為 1Hz 的方波信號，如不是對 555 的外圍電路進行調整達到要求為止 。 給 74LS192 的數據輸入端設定一次搶答的時間，如 35 秒（ ）的八位數據。觀察顯示器的顯示時間是否進行減一的計數。有問題按原理進行修改。5.0.3 時序控制及報警電路 主持人將控制開關撥到“開始”位置時，揚聲器發聲，搶答電路和定時電路進入正常搶答工作狀態。 當