1.目前，集成電路產業鏈主要包括設計、 制造 、封裝和測試。 2.一個完整的SoC設計包括系統結構設計， 軟件結構設計 和硬件設計。3.SOC按用途可分為專用SOC芯片類型和 通用SOC芯片 類型。 4.SOC中常用處理器的可分為 通用處理器、 數字信號處理器 、可配置處理器。5.SOC中典型的存儲器包括 SRAM 、SDRAM、DDRAM、ROM、和 flash 。 6.目前的ESL工具通常采用工業標準語言進行建模，如C/C+、 system c 、systemVerilog等。7.SOC中常用的總線主要包括 AMBA總線、 AVALON總線 、CoreConnect總線、和Wishbone總線。8.總線設計需要考慮的因素主要包括 總線寬度 、時鐘頻率、 仲裁機制 、傳輸類型。 9.IP核依設計流程不同，可分為： 軟核 、 固核 和硬核。10.SOC的英語全稱是 system on chip 。11.目前的集成電路設計理念中 IP 是構成SOC的基本單元。12.當前的SOC的設計正朝著 速度快 、容量大、 體積小 、質量輕、 功耗低 的方向發展。13.SoC的設計趨勢正從 RTL級 向電子系統級（ESL，Electronic System Level）轉移。14.ESL設計分成可分成三步，其包括：功能設計、 基于應用的架構設計 、基于平臺的架構設計。 15.驗證方法可以分為 動態驗證 、靜態驗證。 16.常用的可測性設計包括：內部掃描測試設計、邊界掃描測、 自動測試矢量生成 、 存儲器內建自測試 。17. EDA布局布線流程包括：布局規劃、布局、 器件放置、 時鐘樹綜合 、布線。18.世界IC產業為適應技術的發展和市場的要求，其產業結構經歷了3次重大變革分別是：以生產為導向的初級階段、FOUNDRY與FABLESS設計公司的崛起階段、“四大分離”的IC產業階段。19.SOC的系統架構設計的過程可以分為3個階段分別是：功能設計階段、應用驅動的系統架構設計階段、平臺導向的系統架構設計階段。20.目前市場上主要的兩種flash分別是：norfalsh、 nandflash。21、用于多核SOC性能的兩條定律分別是：阿姆達定律、古斯塔夫森定律。22、目前幾種典型的多核SOC系統架構分別是：片上網絡、可重構SOC、TI開放式多媒體應用平臺（OMAP）架構。23、ESL設計的核心是事務級建模。24、ESL設計流程包含:系統級描述、體系架構設計、軟硬件劃分、軟硬件協同設計和驗證。25、事務級模型可分為3種：沒有時序信息的模型、周期近似的模型、精確到每個周期的模型。26、事務層是介于算法抽象層、和RTL抽象層之間。27、一個完整的IP硬核應該包含以下模型：功能模型、時序模型、功耗模型、測試模型、物理模型。28、IP驗證的策略包括，兼容性驗證、邊界驗證、隨機驗證、應用程序驗證、回歸驗證。29、IP的收費結構包括授權費、權利金和其它收入。30、IP授權模式分為:單次授權、多次授權。31、所謂的同步電路，即電路中所有受時鐘控制的單元，如觸發器、寄存器，全部由一個統一的全局時鐘控制。32、亞穩態現象是指違反了電路的建立時間和保持時間其使觸發器捕獲到一個無效電平的狀態稱為亞穩態。33、建立時間是指時鐘信號變化之前數據保持不變的時間34、保持時間是指時鐘信號變化之后數據保持不變的時間35、功能驗證的 的方法主要有軟件仿真、軟硬件協同仿真、形式驗證、基于斷言的半形式驗證、基于硬件的原型機。36、形式驗證可以分為：靜態形式驗證和半形式驗證。37、什么叫DFT:可測性設計38、根據測試目的不同可以把集成電路測試分為四種類型：驗證測試、生產測試、可靠性測試、接受測試。39、根據測試的方式不同，測試矢量可以分為3類：窮舉測試矢量、功能測試矢量、結構測試矢量。40、數字邏輯單元中的故障模型包含：固定型故障、晶體管固定開/短路故障、橋接故障、跳變延遲故障、傳輸延遲故障41、存儲器故障模型包含：單元固定故障、狀態跳變故障、單元耦合故障、臨近圖形敏感故障、地址譯碼故障。42、什么叫ATPG:自動測試向量生成43、存儲器的測試常用的算法有，棋盤式圖形算法和march算法。44、功耗的類型可分為:靜態功耗、動態功耗 45、DRC、LVS、DFM、DFY、ESD設計規則檢查、版圖與原理圖一致性檢查、可制造性設計、面向良品率設計、靜電沖擊46、 I/O單元按其特性可以分為如下幾類：電源單元、模擬I/O單元、數字I/O單元、特殊功能I/O單元。47、微電子封裝通常包含哪些功能：電源分配和信號分配、散熱通道、固定支撐和環境保護48、當前外圍封裝形式有DIP PLCC QFP SOP等。簡答題：1、集成電路發展經歷的6個階段？ 第一階段：1962年制造出包含12個晶體管的小規模集成電路（SSI，Small-Scale Integration）。 第二階段：1966年集成度為1001000個晶體管的中規模集成電路（MSI，Medium-Scale Integration）。 第三階段：19671973年，研制出1千10萬個晶體管的大規模集成電路（LSI，Large-Scale Integration）。 第四階段：1977年研制出在30平方毫米的硅晶片上集成15萬個晶體管的超大規模集成電路 （VLSI，Very Large-Scale Integration）。 第五階段：1993年隨著集成了1000萬個晶體管的16MB FLASH和256MB DRAM的研制成功，進入了特大規模集成電路（ULSI，Ultra Large-Scale Integration）時代。 第六階段：1994年由于集成1億個元件的1GB DRAM的研制成功，進入巨大規模集成電路（GSI，Giga Scale Integration）時代。2、SOC相比較其它類型的集成電路其優勢有哪些？ 可以實現更為復雜的系統、 具有較低的設計成本、 具有更高的可靠性、 縮短產品設計時間、減少產品反復的次數、可以滿足更小尺寸的設計要求、可達到低功耗的設計要求3、時鐘偏斜（slew）產生的原因是什么？時鐘偏斜造成競爭冒險的原因是什么？ 由于版圖上到達每個觸發器時鐘端口的連線長度不同，驅動單元的負載不同等原因，若果沒有經過處理，全局時鐘會到達每個時序邏輯單元的時間就不可能相同。這種時鐘到達時間在空間上的差別成為時鐘偏斜（clock skew）。 時鐘偏斜造成的后果是非常嚴重的，時鐘延時到達，會造成數據到達的建立時間不夠，如果時鐘提前到達，會造成數據不滿足保持時間的要求，從而會造成競爭冒險。4、SOC系統架構設計的總體目標與各個階段分別是什么？ 目標：設計者針對應用的特點，選取合適的功能模塊和模塊之間數據的通信方式，在滿足總線吞吐率、芯片面積、功耗等一些列系統約束的條件下，從眾多的系統架構方案中找到最優的SOC系統架構方案。階段：功能設計階段、應用驅動的系統結構設計階段、平臺導向的系統結構設計階段5、在設計過程中有時候會使用第三方的IP，對于IP的選擇和使用應該注意哪些方面？此外有些IP會被復用，因此在模塊劃分過程中應該考慮哪幾個方面？(1）首先：在系統架構設計做好模塊劃分時，必須確定哪些模塊基于標準單元庫進行設計，哪些模塊需要購買IP，IP模塊的對接需要增加哪些連接性的設計。其次：模塊間的接口協議要盡可能的簡單，模塊間的接口定義要盡可能與國際上通用的接口協議完全一致。一個常用的設計技巧就是在數據傳送的接口建立申請和應答機制，這雖然會造成芯片在時序、面積、功耗等方面的損耗，但對于加快系統芯片的上市速度大大有利。 第三：要注意積累IP和IP集成的經驗。一旦成功地集成了一個IP到一個系統芯片設計上后，設計組會對該IP的接口特性非常熟悉。這時候就應該進一步完善IP使它的設計復用性更好，并逐步建立一些列衍生的IP模塊。 第四：如果是對硬IP的集成，還必須在時鐘分布、關鍵路徑的布線、電源和地線的布線、IP模塊支持的測試結構等方面進行考慮，與系統芯片保持一致。 （2) 第一： 時鐘生成應該被劃分為單獨的模塊，如分頻電路、計數器、多路時鐘信號選擇器、以便于其它設計人員設置約束。第二：總線接口邏輯應該被劃分為單獨模塊，如總線接口、地址譯碼器、當該模塊被用于不同設計中時，總線和寄存器的地址很可能會被改變。第三：提供特殊測試功能的邏輯應該被劃分為單獨模塊，這些功能邏輯可能會根據以后的測試策略而改變。第四：對于功能模塊的設計應采用必要的層次化描述，便于該模塊的設計者了解該設計。 6、EDA工具綜合、優化的策略是什么？綜合策略：1） 以速度為目標的綜合策略2） 成本盡可能低的綜合策略3） 速度和成本折中的綜合策略優化策略：1） 器件復用2） 時序重排3） 狀態機重新編譯7、SOC設計中驗證包含以下哪幾個方面？動態驗證、 靜態驗證流程分別是什么？1） 驗證原始描述的正確性2） 驗證設計的邏輯功能是否符合原始設計規范的性能指標？3） 驗證設計結果是否符合原始設計規范的性能指標4） 驗證結構是否包含違反物理設計規則的錯誤動態驗證靜態驗證 8、SOC設計中常用的處理器有哪些？不同的處理器在SOC設計中應該如何選擇？ 通用處理器（CPU）、ARM、MIPS、PowerPC、 數字信號處理器（DSP）、TI DSP、ADI、Freescale 可配置處理器、Tensilica、NIOS、ARC 首先對于目標應用的運算能力要有一個量的估計或計算.。一般來說運算的任務以MIPS為單位描述，即每秒百萬指令數。在SOC設計的開始，計算所有的任務每秒的指令需求總和。如果處理器性能不能滿足，可以選擇更高性能的處理器或者增加處理器的數量。但在多處理器的設計中，每個處理器的任務分配是個復雜的工作。其次是根據應用類型選擇合適的處理器類型，通用處理器的運算能力和DSP是有較大區別的。需要根據實際目標應用決定處理器的選擇。DSP適合計算密集型的任務，如數字信號處理、音視頻編解碼等，而且DSP存儲器架構可以提供更大的存儲器訪問帶寬，此外一般的DSP在0開銷循環、特殊尋址方式等方面有專門的硬件支持，而通用處理器在處理用戶界面和控制失誤方面有一定的優勢。由于DSP和通用處理器有各自的性能優勢，因此一般應用中兩種處理器混合使用也較為常見。9、 IP的軟核、固核、硬核的設計流程和特點是是什么？（要求畫出流程各步驟之間邏輯關系圖） 10、IP常見的分類方式有哪兩類？按照兩種不同的分類方式，IP可以分為哪些類型？最常見的分類方式有兩種：一種是從設計流程上來區分其類型，另一種是從差異化的程度來區分其類型。依差異化程度來區分：基礎IP（Foundation IP）基礎IP的主要特點是其與具體工藝相關性高，且買價低廉。例如，IP單元庫（Cell Library）、門陣列（Gate Array）等產品。標準IP（Standard IP）標準IP指符合產業組織制定標準的IP產品，如IEEE-1394 、USB等。于是工業標準，其架構應該是公開的，進入門檻較低，因此，這類IP廠商間競爭激烈，通常只有技術領先者可以獲得較大的利潤。明星IP（Star IP或Unique IP）明星IP一般復雜性高，通常必須要具備相應的工具軟件與系統軟件相互配合才能開發，因此不易于模仿，進入門檻較高，競爭者少，產品有較高的附加價值，所需的研究、開發時間也較長。依設計流程區分：軟核、固核、硬核11、SOC設計與傳統的ASIC設計最大的不同在于哪兩個方面？一是soc設計更需要了解整個系統的應用定義出合理的芯片架構使得軟硬件配合達到系統最佳工作狀態。二是SOC設計是以IP復用為基礎。12、 ESL設計的特點有哪些1）更早進行軟件開發；2）更高層次上的硬件設計；3）設計的可配置性和自動生成；4）方便的架構設計、5）快速測試和驗證。13、 可重用的IP應具有那些特點？可配置、參數化，提供最大程度的靈活性標準接口多種工藝下的可用性，提供各種庫的綜合腳本，可以移植到新的技術完全、充分的驗證，保證設計的健壯性完整的文檔資料14、IP復用技術面臨的挑戰有哪些？可重用性和多IP集成復雜冗長的驗證和仿真時間來自商務模式的挑戰15、 RTL代碼編寫前需要討論并確定的問題有哪些？是否與設計團隊共同討論設計中將會發生的關鍵問題是否已經準備好設計文檔設計文檔中總線是如何定義設計文檔中是否定力設計的劃分方法設計中的時鐘是怎樣考慮的對I/O是否有特殊要求是否需要其它IP，這些IP的包裝是否完整的包括了每一步設計所需的文件是否考慮了IP復用設計是否考慮了可測試性設計整個設計的面積是引腳限制還是門數限制設計運行速度是否超過工藝速度極限時序和后端設計是否有特殊要求16、 RTL設計說明書，主要包括哪些內容？模塊功能的簡要介紹頂層模塊的接口信號所有控制寄存器地址及功能描述頂層模塊的主要結構圖子模塊功能子模塊的接口信號子模塊的主要結構圖子模塊的實現原理時鐘信號的連接復位信號的連接17、 在RTL編寫中常常會引入影響可測性的問題有哪些？復位信號在測試過程中應該被設置為無效，否則測試過程可能被復位信號打亂門控時鐘在測試中應當有效三態的驅動在測試中必須有可知的輸出邊界掃描問題RAM測試問題測試控制問題18、 RTL編碼風格包含哪些？利用縮進來顯示代碼的邏輯結構，縮進一致，并以TAB為單位對于時序單位必須采用非阻塞賦值組合邏輯采用阻塞賦值不要將非阻塞賦值和阻塞賦值混合在一個程序塊中保證敏感表的完整，避免仿真和綜合過程中出現功能錯誤盡量不使用循環結構對代碼加上適當的注釋對于多行的注釋使用/*/進行注釋19、同步電路設計的優缺點是什么在同步設計中，EDA工具可以保證電路系統的時序收斂，有效避免了電路設計中競爭冒險的現象由于觸發器只有在時鐘邊沿才改變取值，很大程度上地減小了整個電路的毛刺和噪聲影響的可能性同步設計同樣會帶來時鐘偏斜和功耗的問題。20、 異步電路的優點和缺點模塊化特性突出對信號延遲不敏感沒有時鐘偏斜問題有潛在的高性能特性好的電磁兼容性具有低功耗設計缺點為：設計復雜，目前缺少相應的EDA工具的支持。21、 驗證與測試的主要卻別是什么？驗證是在設計過程中確認所設計的電路功能的正確性，測試是指采用測試設備檢測芯片是否存在制造或封裝過程中產生的缺陷。22、 隨著芯片集成度越來越高，如今的IC測試面臨著前所未有的挑戰有哪些？測試時間越來越長，百萬級門電路的SOC測試可能需要幾個月甚至更長的時間測試矢量的數目越來越多，覆蓋率缺難以提高，人們不知道到究竟要用多少測試矢量才能覆蓋到所有器件測試設備的使用成本越來越高，直接影響到芯片成本。23、 為什么需要低功耗設計？高功耗對系統有哪些影響？低功耗設計可以延長便攜式設備的電池壽命、低功耗設計可以降低CPU和桌面系統的能源消耗減少發熱量，同時高功耗可能會對系統產生如下方面影響：系統可靠性系統性能系統生產和封裝成本系統散熱成本24、 為了實現產品的低功耗，目前可以采取哪些優化技術？工藝優化：采用多閥值工藝和電源門控技術電壓優化：包括體偏置、多電壓、動態電壓調整技術硬件低功耗技術：門控時鐘技術：門級優化低功耗系統/軟件優化：包括動態電壓及頻率縮放技術、低功耗操作系統、低功耗編譯器和低功耗軟件。25、 在物理驗證方面，常見的金屬規則有哪些？金屬的最小寬度同層金屬間的最小間距金屬包圍多晶或通孔的最小面積金屬包圍多晶或通孔的最小延伸長度金屬本身的最小面積同層金屬的最小密度常見的通孔規則包括通孔最小面積，同層通孔之間的最小間距26、