第三章組合邏輯電路

3.2常用中規(guī)模集成組合邏輯電路

3.2.3數(shù)據(jù)選擇器主講人：黃麗亞例1：試用1/2個(gè)74153實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路。解：邏輯函數(shù)變形為最小項(xiàng)表達(dá)式比較可得：D0=0，D1=1，D2=1，D3=14.數(shù)據(jù)選擇器實(shí)現(xiàn)任意組合邏輯電路Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3

比較兩卡諾圖，若A、B、C分別接A2、A1、A0，例3.2.3：用74151設(shè)計(jì)函數(shù)F=AB+AC。110110000010110100ABCD6D7D5D41D2D3D1D0010110100A2A1A0YF再令D0=D1=

D2=

D3=

D5，D4=D6=D7=1，則Y=F。圖3.2.28(a)解：74151的卡諾圖：若C、B、A分別接A2、A1、A0010010110010110100CBAD6D7D5D41D2D3D1D0010110100A2A1A0YF再令D0=D2=

D4=

D5=

D6，D1=D3=D7=1，則Y=F。圖3.2.28(b)例2：用74151設(shè)計(jì)函數(shù)F=AB+AC。

若要實(shí)現(xiàn)的組合邏輯函數(shù)的變量數(shù)超過(guò)了數(shù)據(jù)選擇器的地址端數(shù)，可以通過(guò)對(duì)函數(shù)降維的形式實(shí)現(xiàn)電路。降維方法：(1)代數(shù)法；(2)卡諾圖法例1：F（ABC）=AC+AC+ABC，用1/2個(gè)74153實(shí)現(xiàn)。解：F（ABC）=AC+AC+ABC=ABC+ABC+ABC+AB

1

A1

ENA0D01YD174153D2D3ABCC

C1F=A(B+B)C+A(B+B)C+ABC=ABC+ABC+ABC+ABC+ABCD0D1D2D3例2：用一片74153設(shè)計(jì)一個(gè)一位全加器。解：111010100010110100AiBiCi-1YCiD2D00D10D311A1A0Si010111010010110100AiBiCi-1（2）卡諾圖法AiBiCi-1

SiCiCi=Ci-1(Ai

Bi)+AiBi

Si=Ai

Bi

Ci-1

Si010111010010110100AiBiCi-10011AiBiSi111010100010110100AiBiCi-1Ci0011AiBiCiCi-10Ci-11降Ci-1

降Ci-1

圖3.2.30Ci-1Ci-1Ci-1Ci-1例3.2.4：分別用一片74151和?74153實(shí)現(xiàn)函數(shù)

F=ABC+ABC+ABD+ABD+ACD。解：這是一個(gè)四變量函數(shù)，對(duì)其一次降維后可用74151實(shí)現(xiàn)，兩次降維后可用?74153實(shí)現(xiàn)。1111011111101110010110100ABCD1D10DD1110110010ABC降維D1011010010ABC圖3.2.28圖3.2.32圖3.2.321111011111101110010110100ABCD1D10DD11101100