第六章可編程邏輯器件

6.4通用陣列邏輯GAL主講人：黃麗亞6.4通用陣列邏輯GALGAL器件的輸出端設(shè)置了可編程的輸出邏輯宏單元OLMC（OutputLogicMacroCell），通過(guò)編程可以將OLMC設(shè)置成不同的輸出方式。同一型號(hào)的GAL器件可以實(shí)現(xiàn)PAL器件所有的各種輸出電路工作模式，即取代了大部分PAL器件，因此稱為通用可編程邏輯器件。如GAL16V8（V表示輸出方式可變）1.GAL16V8的內(nèi)部結(jié)構(gòu)圖1個(gè)選通信號(hào)輸入反相器8個(gè)三態(tài)輸出緩沖反相器8個(gè)輸入緩沖器1個(gè)時(shí)鐘輸入緩沖器

20個(gè)引腳的器件；8個(gè)輸出反饋/輸入緩沖器8×8個(gè)與門(mén)可實(shí)現(xiàn)16個(gè)輸入變量1.8×8個(gè)與門(mén)，可實(shí)現(xiàn)64個(gè)乘積項(xiàng)(ProductTerm)。2.每個(gè)與門(mén)有32個(gè)輸入端（每個(gè)乘積項(xiàng)可包含16個(gè)變量）。

3.每個(gè)輸出端最多只能包含8個(gè)乘積項(xiàng)，當(dāng)表達(dá)式邏輯化簡(jiǎn)后，乘積項(xiàng)數(shù)多于8個(gè)時(shí)，則必須適當(dāng)拆開(kāi)，再分配給另一個(gè)OLMC。

4.最多有16個(gè)引腳作為輸入端（指16個(gè)輸入變量，CLK不屬于輸入變量），最多有8個(gè)引腳作為輸出端。

8輸入的或門(mén)DFF

異或門(mén)4個(gè)多路選擇器二、輸出邏輯宏單元（OLMC）1.結(jié)構(gòu)：

乘積項(xiàng)數(shù)據(jù)選擇器反饋數(shù)據(jù)選擇器三態(tài)數(shù)據(jù)選擇器輸出數(shù)據(jù)選擇器2.GAL16V8的結(jié)構(gòu)控制字GAL16V8的各種配置由結(jié)構(gòu)控制字確定。GAL16V8結(jié)構(gòu)控制字的組成32位乘積項(xiàng)禁止位4位XOR(n)1位SYN8位AC1(n)1位AC04位XOR(n)32位乘積項(xiàng)禁止位82位12～1516～1912～19(n)(n)(n)PT63～PT32PT31～PT03.OLMC的配置AC0=0AC1(n)=101(a)專用輸入模式(e)寄存器輸出模式AC0=1AC1(n)=010例6.4.1使用一片GAL16V8設(shè)計(jì)一個(gè)1位全加器電路。1234567891020191817161514131211CLKI1I2I3I4I5I6I7I8GNDVccI/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0I9/OEGAL16V8例6.4.1使用一片GAL16V8設(shè)計(jì)一個(gè)1位全加器電路。共64行

熔絲圖0000???00000011???1010……對(duì)應(yīng)××××???