FILENAME第4章習題答案第3頁共7頁4.1基本SRFF的邏輯符號與輸入波形如題4.1圖所示。試畫出Q、Q端的波形。4.2在題4.2圖（a）所示電路中，當撥動開關SW時，由于開關觸點接觸瞬間發生電壓變化，故uA和uB的波形如題4.2圖（b）所示，試畫出Q和端的波形。4.3對于題4.3圖中電路，試導出其特征方程并說明對A、B的取值有無約束條件。解：(1)列真值表如下(2)求特征方程對A對A、B的取值無約束條件。4.4試寫出題4.4圖中觸發器電路的特征方程。CP=0CP=0時，Qn+1=Qn4.5試寫出題4.5圖中各觸發器的次態方程。4.6維阻D觸發器的CP和D信號如題4.6圖所示，設觸發器Q端初態為0，試畫Q端波形。解：4.7維阻D觸發器構成的電路如題4.7圖所示，試畫Q端波形。解：特征方程為：，Q端波形如圖所示。4.8畫出題4.8圖中Q端的波形。設Q的初態為0。解：特征方程為：，Q端波形如圖所示。4.9畫出題4.9圖中電路Q端的波形。設Q的初態為0。解：特征方程為：而且，Q端波形如圖所示。4.10畫出題4.10圖中電路Q1和Q2端的波形。解：4.11畫出題4.11圖中電路Q1和Q2端的波形。解：4.12畫出題4.12圖中電路Q和Z端的波形。設Q的初態為0。解:Z=A·Qn4.13畫出題4.13圖中電路Q端的波形。解：4.14畫出題4.14圖中電路QA和QB端的波形。解：4.15畫出題4.15圖中電路Q端的波形。設Q的初態為0。解：4.16畫出題4.16圖中電路Q1和Q2的波形。設Q1和Q2的初態為1。解：4.17畫出題4.17圖中電路Q1和Q2端的波形。4.18畫出題4.14圖中電路Q1和Q2端的波形（設Q1和Q2的初態為0），并說明Q1和Q2對于CP2各為多少分頻。解：4.19已知電路如題4.19圖中所示，試畫出Q端的波形。設Q的初態為0。解：4.20已知輸入uI、輸出uO波形分別如題4.20圖所示，試用兩個D觸發器將該輸入波形uI轉換成輸出波形uO。解：4.21用VHDL代碼描述帶有高電平有效復位端（Reset）的下降沿觸發的DFF。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF_AsyncResetISPORT(clk:INSTD_LOGIC;--時鐘輸入Reset:INSTD_LOGIC;--高電平有效異步復位D:INSTD_LOGIC;--數據輸入Q:OUTSTD_LOGIC--數據輸出);ENDDFF_AsyncReset;ARCHITECTUREBehavioralofDFF_AsyncResetISBEGINPROCESS(clk,Reset)--敏感信號列表包含時鐘和復位信號BEGINIFReset='1'THEN--高電平復位有效Q<='0';--復位時輸出置零ELSIFFALLING_EDGE(clk)THEN--檢測時鐘下降沿Q<=D;--在下降沿捕獲輸入數據ENDIF;ENDPROCESS;ENDBehavioral;4.22用VHDL代碼描述帶有高電平有效復位端（Reset）的上升沿觸發的JKFF。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYJKFF_AsyncResetISPORT(J,K:INSTD_LOGIC;--JK輸入clk:INSTD_LOGIC;--時鐘輸入Reset:INSTD_LOGIC;--高電平有效異步復位Q,Qb:OUTSTD_LOGIC--互補輸出);ENDJKFF_AsyncReset;ARCHITECTUREBehavioralOFJKFF_AsyncResetISSIGNALQ_int:std_logic:='0';--內部狀態存儲BEGINPROCESS(clk,Reset)--異步復位需包含在敏感列表BEGINIFReset='1'THEN--高電平復位優先級最高Q_int<='0';--強制輸出為0ELSIFrising_edge(clk)THEN--檢測時鐘上升沿CASE(J&K)ISWHEN"00"=>Q_int<=Q_int;--保持狀態WHEN"01"=>Q_int<='0';--復位輸出WHEN"10"=>Q_int<='1';--置位輸出WHENOTHERS=>Q_int<=NOTQ_int