第5章習題答案5.1試用2片74194和一個D觸發器構成8位串—并轉換電路。5.2試用2片74194和一個D觸發器構成8位并—串轉換電路。狀態轉移表：Q0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'M0M1操作啟動11準備并入CP10D0'D1'D2'D3'D4'D5'D6'D7'10準備右移CP210D0'D1'D2'D3'D4'D5'D6'10準備右移CP3110D0'D1'D2'D3'D4'D5'10準備右移CP41110D0'D1'D2'D3'D4'10準備右移CP511110D0'D1'D2'D3'10準備右移CP6111110D0'D1'D2'10準備右移CP71111110D0'D1'10準備右移CP811111110D0'11準備并入5.3試分析題5.3圖中的同步計數器電路，畫出狀態轉移圖并說明有無自啟動性。解：激勵方程：J1=K1=1；J2=Q1nQ3n，K2=Q1n；J3=Q1nQ2n，K3=Q1n狀態方程：Q1n+1=Q1n·CPQ2n+1=[Q1nQ3nQ2n+Q1nQ2n]·CPQ3n+1=[Q1nQ2nQ3n+Q1nQ3n]·CP狀態轉移圖如下圖所示：具有自啟動性。5.4試分析題5.4圖所示的同步計數器的邏輯功能。解：110111010001000有效循環110111010001000有效循環101011100101011100功能：模長為5的加法計數器。5.5試用D觸發器設計一個滿足題5.5圖所示的狀態轉移圖的同步計數器，要求寫出設計過程。解：此題設計方法不唯一。這里利用3個DFF構成異步二進制加法計數器，再利用一個與非門設定起跳條件，一旦滿足輸出為101，則與非門輸出為0，觸發3個DFF的異步置零功能，使得輸出立刻變為000，由于101是瞬時狀態，不被計入有效循環，故實際有效循環為000-100的加法計數功能。5.6根據同步二進制計數器的構成規律，用上升沿觸發的TFF和與非門設計八進制加/減法計數器，當M=0時為加法計數器，當M=1時為減法計數器，并要求有進位輸出信號。畫出電路圖。解：模長為2n的同步二進制加法計數器的電路結構可以總結如下：①由n個TFF構成。②T1=1。③Ti=Qi1Qi2…Q1,

i=2,3,4,…,n。④Z=QnQn1…Q1。模長為M=2n的同步二進制減法計數器的一般規律如下：①由n個TFF構成。②T1=1。③Ti=，i=2,3,4,…,n。④Z=。故可設計函數如下：若只允許添加與非門設計，則可以把上述函數改寫成與非-與非式，采用兩級與非門實現相關函數即可。5.7分析題5.7圖電路，畫出其全狀態轉移圖并說明能否自啟動。解：其激勵方程為：J1=1,K1=Q2nJ2=Q3n,K2=1J3=1,K3=Q2n次態方程為：Q1n+1=[Q1n+Q2nQ1n]·CP,Q2n+1=[Q3nQ2n]·CP,Q3n+1=[Q3n+Q2nQ3n]·Q1,可得狀態轉移表：序號Q3Q2Q101234000011001110101偏離狀態010001100101111101狀態轉移圖：偏離態能夠進入有效循環，因此該電路具有自啟動性。邏輯功能：該電路是一個M=5的異步計數器。5.8分析題5.5圖中的電路，畫出其全狀態轉移圖并說明能否自啟動。解：FF0每來一個CP脈沖下降沿，就翻轉一次；其余時間保持；FF1每來一個Q0為其提供的上升沿，就翻轉一次；其余時間保持；FF2每來一個Q0為其提供的下降沿，且Q1的現態為1，就翻轉一次；其余時間保持。狀態轉移圖如圖所示，能夠自啟動。5.9用JKFF設計符合下列條件的同步計數器電路。（1）當X=0時為M=5的加法計數器，其狀態為0，1，2，3，4。（2）當X=1時為M=5的減法計數器，其狀態為7，6，5，4，3。解：列狀態轉移表如下表所示：X0000001001×××000101001×××100100110×1×0×00111001×××110100000×001××1111110×××0011110101××101×1101100×0×0×11100011×111××10111111×××00借助于卡諾圖，確定J3、J2、J1、K3、K2、K1的表達式，根據表達式畫出對應的電路圖即可。（三個JKFF采用同步方式工作。）5.10試改用D觸發器實現題5.9所述功能的電路。解：狀態轉移表如下表所示：X0000001000101000100110011100010000011111101110101110110011000111011111采用同步計數器完成設計，電路圖略。5.11試用TFF實現符合題5.11表（狀態轉移表）的電路。題5.11表Q3Q2Q1Q0000001000101011001111000110011011111解：TFF的功能為：當T=0時，狀態不變，T=1時，同步翻轉。根據此原理列出狀態轉移表如下。根據狀態轉移表可以確定T3、T2、T1、T0的表達式。再根據表達式完成電路圖。四個TFF為同步工作方式。Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1T3T2T1T0000001000101011001111000110011011111010001010110011110001100110111110000010000010011000111110100000100101111列各激勵函數卡諾圖：電路具有自啟動性。電路圖略。5.12用四個DFF設計以下電路。（1）異步二進制減法計數器。（2）在（1）的基礎上用異步清零法構成M=13的異步計數器。解：（1）（2）狀態轉移圖：15141312111098765430反饋狀態為0011，此狀態為過渡態，在狀態編碼表中該狀態不出現。為使電路具有自啟動性，將Q4Q3也送入與非門。

5.13提示：先用DFF構成M=5的計數器，再用Q3、Q2、Q1和CP設計一個組合網絡實現輸出波形。CPZ000001010011100解：組合電路的真值表為：Q3Q2Q1CPZ00000001001000110100010101100111100010011000101100Q1CPQ3Q200011110001011111110M=5的計數器用異步計數器的脈沖反饋法得到：

5.14試寫出題5.14圖中各電路的狀態轉移表。解：（a）(b)CR=Q3Q1LD=Q3Q1Q3Q2Q1Q0Q3Q2Q1Q0000000010010001101000101011001111000100100110100010101100111100010011010M=10M=85.15寫出題5.15圖中電路的狀態轉移表并求出模長M。解：狀態轉移表：Q3Q2Q1Q000000011010001111000101111001111M=85.16試分析題5.16圖中電路能實現M為多少的分頻。解：74161（1）的Q3接至74161（2）的CP，兩74161為異步級聯，反饋狀態為（4C）H=76，又利用異步清0端，所以M=76。5.17試用74161設計能按8421BCD譯碼顯示的0～59計數的60分頻電路。解：思路：先將兩片74161分別接成M=10和M=6的形式，再讓兩者級聯，實現M=610=60。CPCP5.18試分析題5.18圖中計數器的分頻比為多少。解：74161(I):有效循環：1001-1111M1=774161(II):有效循環：0111-1111M2=9M=M1×M2=63fcp:fz=63：15.19試說明題5.19圖中電路的模值為多少，并畫出74160（Ⅰ）的Q0、Q1、Q2、Q3端，74160（Ⅱ）的Q0和端的波形，至少畫出一個周期。解：模長為M=15。5.20由74161和7485構成的時序電路如題5.20圖所示，簡述電路的功能。對電路做適當修改，實現N（N<16）進制計數器。解：74161的計數循環為0011~1101，實現模長為11的計數器。比較器7485的A3A2A1A0接入不同的四位二進制數，可以改變74161的計數模長。5.21用74163的置最小數法設計一個可變進制的計數器，要求在控制信號M=0時為十進制，M=1時為十二進制。可以附加必要的門電路。解：MQ3Q2Q1Q00100101101105.22設計一個小汽車尾燈控制電路。小汽車左、右兩側各有3個尾燈，要求：（1）左轉彎時，由左轉彎開關控制，左側3個燈按圖P5.13所示周期性地亮與滅。（2）右轉彎時，由右轉彎開關控制，右側3個燈按圖P5.13所示周期性地亮與滅。（3）左、右兩個開關都作用時，兩側的燈同樣周期地亮與滅。（4）在制動開關（制動器）作用時，6個尾燈同時亮。若在轉彎情況下制動，則3個轉向尾燈正常動作，另一側3個尾燈則均亮。解：設右轉彎開關用CR表示，高電平有效；左轉彎開關用CL表示，高電平有效；制動開關用ST表示，高電平有效；根據題意左、右轉彎3個尾燈的周期性亮滅可分別用兩個3位模長為4的計數器實現。設計數器的狀態為QA,QB,QC。則狀態轉移圖為：000100010111。若用3個DFF實現，則激勵表：QAQBQCDADBDC000100010111100010111000列三個激勵函數的卡諾圖：QBQCQA00011110QBQCQA00011110QBQCQA0001111001φφ10φφ10φφ11φφ11φφ1φφ三個激勵函數的卡諾圖DA=QADB=QAQB+QBQCDC=QBQC分析自啟動性：偏離態001的次態為100，偏離態011的次態為100，偏離態101的次態為010，偏離態110的次態為011。可以看出該計數器具有自啟動性。兩計數器都可以通過上述激勵函數實現。右尾燈計數器的狀態用QRA,QRB,QRC表示，激勵函數用DRA,DRB,DRC表示，DFF的異步清零和置一端用RDR,SDR表示；左尾燈計數器的狀態用QLA,QLB,QLC表示，激勵函數用DLA,DLB,DLC表示，DFF的異步清零和置一端用RDL,SDL表示 兩計數器的工作狀態（計數、清零、置1）由右轉彎開關CR、左轉彎開關CL、制動開關ST控制，根據題意得到下述功能表：STCRCL右尾燈計數器左尾燈計數器000清0清0001清0計數010計數清0011計數計數100置1置1101置1計數110計數置1111計數計數由此可以得到兩計數器的RD,SD的真值表。STCRCLRDRSDRRDLSDL00001010010111010110101111111001010101101111011101111111CRCLST00011110CRCLST000111100110111111111111RDR=ST+CRSDR=ST+CRCRCLST00011110CRCLST000111100110111111111111RDL=ST+CLSDL=ST+CLRDRSDRRDLSDL的卡諾圖電路圖如下：DDRDQ>C1SDQDRDQ>C1SDQDRDQ>C1SDQ11STCR111QRAQRBQRC右尾燈DRDQ>C1SDQDRDQ>C1SDQDRDQ>C1SDQ11STCL111QLAQLBQLC左尾燈CP

5.23試用一片74161和一片八選一數據選擇器74151實現題5.23圖所示輸出波形Z。提示：先用74161構成M=5的計數器，再八選一數據選擇器設計一個組合網絡實現輸出波形。解：組合電路的真值表為：Q2Q1Q0CPZ00000001001000110100010101100111100010011000101100Z的卡諾圖和降維后的卡諾圖分別如下圖所示：用74161構成M=5的計數器有多種方法，這里用了置最小數法。5.24題5.24圖是移存型計數器電路，試分析該電路功能。000001011111110100001M=5的計數器。5.25用DFF設計移位型序列信號發生器，要求產生的序列信號如下。（1）11110000…。（2）111100100…。解：（1）狀態轉移表為：Q3Q2Q1Q0D011111110110000000001001101110000111所以D0=Q3，電路圖為：（2）狀態轉移表為：Q4Q3Q2Q1Q0D0111101110011001100100010001001100110011101111010011110經卡諾圖化簡為D0=Q1Q0·Q4Q2·Q3Q05.26試用DFF設計一個序列信號發生器，使該電路產生序列信號1110100…。解：狀態轉移表為：Q3Q2Q1D11111101010101000010110100111Q2Q1Q300011110011011001所以：D1=Q3Q1+Q3Q1=Q1Q35.27試用JKFF設計循環長度M=10的序列信號發生器。解：該題要求設計一個已知序列長度的序列信號發生器，可以用修改最長線性序列的方法得到：取n=4，M=2n-1=15的最長線性序列：111100010011010，將其左移5（15-10=5）位，再與本身相異或：111100010011010001001101011110110101111000100異或結果中尋找“1”后面接3個0的碼，對應到原始序列得到的碼為0011，所以起跳狀態為。修改反饋函數為：此時產生的序列為：1100010011（跳過了原序列0011后面的5位）5.28分析題5.28圖中的電路，試寫出其狀態轉移表并求出模長。解：分析兩個74194級聯成8位右移寄存器。取第二個74194的Q0反饋給第一片74194的DSR。M1M0=01，所以始終處于右移工作狀態。其狀態編碼表為：(其中Q0為第二個74194的Q0)序號Q0Q1Q2Q3Q0'Z啟動123456789000001000011000111001111011111011110011100011000010000011111因此M=10。5.29試寫出題5.29圖所示74194輸出端的狀態轉移表及數據選擇器輸出端F處的序列信號。解：M1=Q1Q2Q3，DSR=Q3Q2。狀態編碼表為：Q0Q1Q2Q3M1DSR74151選擇的數據端F000010001100111001111011110101100011100100000000011110110010D0D4D6D7D3D5D6D3D1D40110010011F處的序列為：0110010011。5.30寫出題5.30圖所示74161輸出端的狀態轉移表及74151輸出端產生的序列信號。解：CR=Q3Q1，Q3Q2Q1Q074151選擇的數據端F0000000100100011010001010110011110001001D0D0D1D1D2D2D3D3D4D41111000110F處的序列信號為：1111000110。5.31試寫出題5.31圖中74194輸出端Q0處的序列信號。解：74194的M1M0=01，處于右移的工作狀態。DSR取自74151的輸出。Q0Q1Q2Q374151選擇的數據端DSR(Y)000010000100101011011110011110110101001010011100011000110001D0D4D2D5D6D7D3D5D2D1D4D6D3D1D0101110100110001Q0處的序列信號為：10111010011000。5.32用74194設計序列信號發生器，產生如下序列信號。（1）1110010…。（2）101101…。解：（1）列狀態轉移表：Q1Q2Q3DSL1111101000010101010110010111Q2Q3Q1000111100φ01111100DSL的卡諾圖DSL=Q1Q2+Q1Q2=Q1⊕Q2F11111=1M1Q0Q1Q2Q3M074194F11111=1M1Q0Q1Q2Q3M074194CRDSRDSL>CPD0D1D2D3（2）列狀態轉移表：Q1Q2Q3DSL101011110101DSL=Q1FFM1Q0Q1Q2Q3M0M1Q0Q1Q2Q3M074194CRDSRDSL>CPD0D1D2D31111CPCP00

5.33使用74161、74151及少量與非門實現如下功能：當S=0時，產生序列1011010；當S=1時，產生序列1110100。解：根據計數型序列碼發生器，將74161通過異步復零法實現模長為7的計數器。列輸出序列函數的真值表：SQ2Q1Q0F00000001001000110100010101100111100010011010101111001101111011111011011φ1110100φQ1Q0SQ20001111000111011φ1111φ10111F的卡諾圖Q1Q0Q20001111001SS11SSφSF的降維卡諾圖PPQ3Q2Q1Q0T74161QccLDCR>CPD3D2D1D0END0D174151YD2D3D4D5D6D7A2A1A01CP111S1SSSSF5.34使用74161、74151及若干與非門設計一個電路，同時輸出兩個不同的序列信號Z1=111100010和Z2=101110001（不另加控制信號）。解：可以將74161變換成移位寄存器，實現移存型序列碼發生器，產生序列碼Z1，再將該74161和74151組合形成計數型序列碼發生器產生序列碼Z2。列移存型序列碼發生器的狀態轉移表和激勵表：狀態轉移表和激勵表Q3Q2Q1Q0DSL111111101100100000010010010110110111000101111Q1Q0Q3Q20001111000φ0φ101φ11φ110φ00101φ1φDSL的卡諾圖DSL=Q2Q0+Q3Q2+Q3Q2。列計數型序列碼發生器的真值表：Q3Q2Q1Q0Z2111111101100100000010010010110110111101110001Z2的卡諾圖以及降維卡諾圖：Q1Q0Q3Q200011110Q1Q3Q20100φ1φ0001001φφ10降維Q0011Q0111φ10111Q0101φ0φ1010ENEND0D174151YD2D3D4D5D6D7A2A1A0PQ3Q2Q1Q0T74161QccLDCR>CPD3D2D1D00CP11101Q0101Q0Z2111DSL1Z115.35邏輯電路如題5.35圖所示，試畫出觸發器部分的狀態轉移圖，并畫出在CP作用下2-4線譯碼器74139輸出端的波形，設觸發器的初態為0。解：觸發器部分的狀態轉移圖：74139輸出端的波形圖：5.36分析題5.36圖所示時序邏輯電路的功能（設DFF的初態為0）。解：實現兩個四位數并行輸入，串行相加，串行輸出。5.37試作出101序列檢測器的狀態圖，該同步電路有一根輸入線X和一根輸出線Z，對應于輸入序列101的最后一個“1”，輸出Z=1，其余情況下輸出為“0”。（1）101序列可以重疊，例如，X：010101101，Z：000101001。（2）101序列不可以重疊，例如，X：0101011010，Z：0001000010。解：1）S0：起始狀態，或收到101序列后重新開始檢測。S1：收到序列起始位“1”。S2：收到序列前2位“10”。2）5.38對題5.38表（a）和題5.38表（b）所示的原始狀態轉移表進行化簡。題5.38表（a）S(t)N(t)Z(t)XX0101AAB00BCA01CBD01DDC00解：1）列隱含表：2）進行關聯比較 所有的等價類為：AD，BC。最大等價類為：AD，BC，重新命名為a,b。3）列最小化狀態表為：題5.38表（b）S(t)N(t)Z(t)XX0101ABH00BEC01CDF00DGA01EAH00FEB11GCF00HGD11解：1）畫隱含表：B╳B╳CBDHFCBDHF╳D╳EGCAD╳EGCA╳EADHF╳╳EADHF╳╳╳F╳╳╳╳╳F╳╳╳╳╳GACHF╳╳╳╳GACHF╳╳╳╳╳╳╳EGBD╳╳╳╳╳╳EGBD╳╳╳╳AGFEDCBAGFEDCB2）進行關聯比較：AC,BD,EG,HF,之間互為等價隱含條件，所以分別等價。重新命名為：a,b,e,h3)列最小化狀態表：S（t）N（t）/Z（t）X=0X=1ab/0h/0be/0a/1ea/0h/0he/1b/15.39題5.39圖為一個Mealy型序列檢測器的狀態轉移圖。用DFF實現該電路，并用仿真軟件進行仿真，說明功能（S0、S1、S2的編碼分別為00、01、11）。解：選用2個DFF設計。根據題意列綜合表如下：XZ000000000010100101111011100010011011101111100100列卡諾圖求解激勵函數：畫電路圖如下：功能：檢測1的個數，當檢測到第三個1時，輸出檢測成功標志Z=1。

5.40設計一個Mealy型時序電路，其功能是串行編碼轉換器，能把一個8421BCD碼轉換為余3BCD碼。輸入序列X和輸出序列Y均由最低有效位開始串行輸入和輸出。解：5.41用VHDL描述具有同步復位端reset（高電平有效）的4位二進制計數器。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.NUMERIC_STD.ALL;--使用無符號數實現計數操作entitySyncResetCounterisport(clk:instd_logic;--時鐘輸入reset:instd_logic;--高電平有效同步復位q:outstd_logic_vector(3downto0)--4位二進制輸出);endSyncResetCounter;architectureBehavioralofSy