計算機組成原理

任部教師：高泉

■教材

■白中英，計算機組成原理?網絡版，科學出版

社，2002

■參考書

■石磊，計算機組成原理?第2版，清華大學出版

社，2006

■錢曉捷，微型計算機原理及應用，清華大學出

版社，2006

■王愛英，計算機組成與結構?第3版，清華大學

出版社，2001

■白中英邙堅，計算機組織與結構,網絡版，科

學出版社，2003

目錄

京第一■章計算機系統概論

京第二章運算方法和運算器

ft第三章存儲系統

京第四章指令系統

京第五章中央處理器

京第六章總線系統

ft第七章外圍設備

京第八章輸入輸出系統

《第1章教學要求-I、

了解計算機的類型：模擬和數字，專用和通用，巨型

機、大型機、小型機、微型機、單片機

熟悉計算機的硬件組成部件及其作用

掌握主存有關概念：存儲器地址、存儲單元和存儲容

量；位bit、字節byte、KB、MB、GB

掌握“存儲程序、程序控制”的馮?諾依曼計算機的

基本思想

區別操作碼和地址碼（操作數）、指令字和數據字、

指令流和數據流

理解指令周期（控制器工作周期）：取指、譯碼、執

鄭州大學軟件學院?計算機組成原理?2006級4

《第1章教學要求-2、

掌握總線、處理器總線和系統總線的概念，熟悉數據

總線、地址總線和控制總線的功能

理解目的程序、匯編程序、編譯程序的作用，區別機

器語言、匯編語言和高級語言（算法語言）

「掌握計算機系統的層次結構、軟件與硬件的邏輯等價

性思想

鄭州大學軟件學院?計算機組成原理?2006級5

《第2章教學要求-I、

掌握數據的定點格式，定點整數的表達范圍，有符號

數和無符號數

掌握浮點格式的表達，熟悉浮點數的規格化，掌握規

格化單精度浮點數與實數的相互轉換

理解真值和機器數，掌握定點整數的補碼、反碼、原

碼和移碼表示法

＞掌握BCD碼、ASCII碼的編碼規律，理解小端方式和大

端方式的存儲特點

?區別漢字輸入編碼、機內碼、字模碼和漢字交換碼

理解檢驗碼的作用，掌握奇偶校驗以及檢錯能力

鄭州大學軟件學院?計算機組成原理?2006級6

《第2章教學要求-2、

理解補碼的加法運算和減法運算規律

?熟悉溢出的概念，理解上溢（正溢）和下溢（負溢）

的概念以及符號位檢測方法

了解內部總線和外部總線、單向總線和雙向總線的概

念

?理解浮點加減法的操作過程，了解其中對階、規格化、

舍入處理的作用

熟悉IEEE754標準

鄭州大學軟件學院?計算機組成原理?2006級7

（第2章教學要求-3-、

掌握數字信號的特點

掌握邏輯與、或、非的邏輯關系，以及它們的邏輯表

達式、真值表、邏輯符號、運算規則

熟悉與非、或非、異或的邏輯規律、表達式和邏輯符

號

理解邏輯變量、邏輯電路（數字電路）、邏輯代數

（布爾代數）的概念

掌握邏輯代數的基本運算規則和運算規律（定律）：

交旅律、結合律、分配律、反演定si

熟悉用真值表、邏輯表達式、邏輯電路圖表達邏輯函

數的方法，了解卡諾圖的作用

1理解簡單的邏輯化簡方法（最簡與或式）

鄭州大學軟件學院?計算機組成原理?2006級8

《第2章教學要求-4、

理解門電路、正邏輯和負邏輯的概念，掌握三態門的

特點、用途和電路符號

區別組合邏輯電路和時序邏輯電路

掌握編碼器、譯碼器、加法器、數據選擇器（多路開

關）的作用

熟悉觸發器的特點、基本RS觸發器的功能和邏輯符號

?理解同步時鐘、高電平有效、低電平有效的含義

掌握D觸發器的功能和邏輯符號，熟悉電平觸發和邊

沿觸發的區別

了解數碼寄存器、移位寄存器、計數器、PLD的作用

鄭州大學軟件學院?計算機組成原理?2006級9

《第3章教學要求-I、

熟悉存儲系統的分級（層次）結構，掌握存儲訪問的

局部性原理

理解存儲容量、存取時間、存取周期、存儲器帶寬的

概念

了解SRAM、DRAM和NVRAM的特點

掌握SRAM存儲結構與芯片地址引腳和數據引腳的關系

理解位擴展和字擴展的含義和作用，掌握芯片擴展與

芯片容量的關系

了解DRAM的行地址和列地址，理解DRAM的刷新操作和

方法

1了解ROM芯片的類型和各自特點

鄭州大學軟件學院?計算機組成原理?2006級C10

（第3章教學要求-2

掌握Cache的功能和基本原理，掌握命中率、平均訪

問時間和訪問效率的計算方法

理解Cache的地址映射的作用，掌握全相聯、直接和

組相聯映射的原理和特點，熟悉Cache中標記（標簽）

的作用

理解替換策略的作用，熟悉LRU、LFU和隨機法

理解Cache的寫操作策略，熟悉直寫法（全寫法）和

回寫法（寫回法）

掌握虛擬存儲器的功能、物理地址和虛擬（邏輯）地

址的概念

?熟悉頁式和段式虛擬存儲器的管理和地址轉換

1理解存儲保護，熟悉存儲區域和訪問方式保護的思想」

鄭州大學軟件學院?計算機組成原理?2006級11

（第4章教學要求、

了解指令、指令系統、指令格式、操作碼、地址碼、

指令助記符的概念

理解尋址方式的含義，區別指令尋址和數據尋址

?掌握指令的順序尋址和跳躍尋址

掌握數據的隱含尋址、立即尋址、寄存器尋址、直接

尋址、寄存器間接尋址、寄存器相對（基址）尋址

＞熟悉堆棧的訪問原理，理解進棧PUSH和出棧POP操作

?熟悉指令系統包含的基本指令類型

掌握CISC和RISC的含義，掌握RISC的主要特點

鄭州大學軟件學院?計算機組成原理?2006級C12

《第5章教學要求-I、

熟悉CPU的基本模型和主要寄存器的作用

理解指令周期、CPU周期（機器周期、總線周期）和

時鐘周期（T周期）的概念和區別

了解CLA、ADD、STA和JMP指令在CPU基本模型的執行

過程

理解微程序控制器和硬布線控制器的實現特點，了解

微命令、微操作、微指令和微程序的概念

熟悉并行性的概念和提高并行性的技術途徑

掌握指令流水線的思想，理解流水CPU的時空圖

掌握資源相關、數據相關和控制相關的概念

V...................................----------------------------

《第5章教學要求-2、

掌握SISD、SIMD、MIMD的分類概念，理解多媒體指令

的并行處理特點

掌握CPU性能公式以及CPI、MIPS的計算方法

鄭州大學軟件學院?計算機組成原理?2006級C14

（第6章教學要求、

理解內部總線、系統總線和I/O總線（芯片總線、內

總線和外總線）的分類

?理解總線的4個方面特性，掌握總線帶寬以及計算

熟悉單總線、雙總線和三總線結構

理解串行傳送和并行傳送的概念，掌握起止式異步通

信字符格式

理解總線仲裁的作用，了解集中仲裁和分布仲裁思想

?掌握總線同步定時和異步定時（時序）的特點

了解各種總線數據傳送模式

了解PCI總線、ISA總線、SCSI總線和IEEE1394總線的

\特點

鄭州大學軟件學院?計算機組成原理?2006級15

（第7章教學要求、

掌握像素、點距、分辨率、灰度級（彩色深度）、刷

新、掃描的概念，以及對顯示效果的影響

?理解NRZ、PM、FM、MFM各記錄方式的特點

了解磁面、磁道、磁柱、扇區的概念，以及磁盤信息

的分布特點

鄭州大學軟件學院?計算機組成原理?2006級

（第8章教學要求-1、

＜理解I/O接口的作用，熟悉I/O端口的編址方式

?掌握各種外設管理方式的概念和特點

熟悉查詢傳送方式的過程

理解中斷源、內部中斷（異常）和外部中斷的概念

?區別可屏蔽中斷和非屏蔽中斷

?掌握可屏蔽中斷傳送方式的過程及其相關概念

熟悉單級中斷、多級中斷的概念

熟悉IA-32微處理器主要中斷類型，理解向量地址、

中斷優先權、中斷嵌套的含義

理解中斷控制器的作用

T解Pentium處理器的中斷機制

鄭州大學軟件學院?計算機組成原理?2006級

《第8章教學要求-2

?理解DMA傳送方式的特點，掌握DMA傳送的工作過程

?了解CPU暫停、周期挪用、交替訪問的區別

了解通道的組成結構和類型

鄭州大學軟件學院?計算機組成原理?2006級C18

（期末考試

?考試形式

＞閉卷筆試，120分鐘

?考試題型

＞填空題：1X20=20分

?單項選擇題：1X20=20分

?對錯判斷題：1X10=10分

＞簡答題（基本概念、基本原理等）：5X4=20分

＞應用題：10X3=30分

?成績計算

＞考試成績X85%+平時成績X15%

鄭-州-大-學-軟-件--學-院-?-計-算-機--組-成-原-理-?-2-00-6-級---------------------C?19

電子計算機的設計思想.

?:?存儲程序，程序控制

。“存儲程序”，是把指令以代碼的形式事先

輸入到計算機的主存儲器中，即用記憶數據

的同一裝置存儲執行運算的命令，這些指令

按一定的規則組成程序

。“程序控制”，是當計算機啟動后，程序就

會控制計算機按規定的順序逐條執行指令，

自動完成預定的信息處理任務

。馮?諾依曼型計算機的設計思想

存儲程序并按地址順序執行

馮?諾依曼計算機的基本思想

。采用二進制形式表示數據和指令。指令由操作碼

和地址碼組成；

。將程序和數據存放在存儲器中，使計算機在工作

時從存儲器取出指令加以執行，自動完成計算任

務。這就是“存儲程序”和“程序控制”（簡稱

存儲程序控制）的概念；

。指令的執行是順序的，即一般按照指令在存儲器

中存放的順序執行，程序分支由轉移指令實現。

。計算機由存儲器、運算器、控制器、輸入和輸出

設備五大基本部件組成，規定了5部分的基本功能

.軟件與硬件的邏輯等價性

軟件的特點易于實現各種邏輯和運算功能，但是常

受到速度指標和軟件容量的制約；

硬件的特點可以高速實現邏輯和運算功能，但是難

以實現復雜功能或計算，受到控制復雜性指標的制約。

隨著大規模集成電路技術的發展和軟件硬化的趨勢，

計算機系統軟、硬件界限已經變得模糊了

任何操作可以由軟件來實現，也可以由硬件來實現；

任何指令的執行可以由硬件完成，也可以由軟件來完

成

?:?對于某一功能采用硬件方案還是軟件方案，取決于器

件價格、速度、可靠性、存儲容量、變更周期等

系統結構、組成與實現

?計算機系統結構(Computerarchitecture)

力計算機系統的軟件與硬件的界面一一指令系統

力程序員所看到的計算機屬性一一外特性

?計算機組成(Computerorganization)=組織

w計算機系統結構的邏輯實現

計算機實現(Computerimplementation)

力計算機組成的物理實現

。計算機系統的結構，組成，實現是三個完全不同的

概念，相互間有著十分密切的依賴關系和相互的影

響。廣義的計算機系統結構即包括經典的指令集結

構，也包括計算機組成和實現技術的研究

.一真值和機器數"

?真值：現實中真實的數值

機器數：計算機中用0和1數碼組合表達的數值

?定點數：固定小數點的位置表達數值的機器數

9定點整數：將小數點固定在機器數的最右側表達的整數

9定點小數：將小數點固定在機器數的最左側表達的小數

小浮點數：小數點浮動表達的實數

?無符號數：只表達0和正整數的定點整數

。有符號數：表達負整數、0和正整數的定點整數

。符號位需要占用一個位，常用機器數的最高位

90表示正數、1表示負數

9具有原碼、反碼、補碼、移碼

定點數的表示方法

■定點表示：約定機器中所有數據的小數點位置是固

定不變的。通常將數據表示成純小數歲純整數一

■定點數X=WQ尤2…/在定點機中表示如下（*7表示

符號位，0代表正號，工代表負號）

定點小照的小數點住置

定點整數的表示范圍

?：?純整數的表示范圍為（X7X2…X,各位均為0時最小;

各位均為1時最大，X。為符號位）|

0<|^|<2n-11

?:?例如：n=8,最大值編碼：111111111

表示：11111111=100000000-1

=28-1

目前計算機中多采用定點純整數表示，因此將定

點數表示的運算簡稱為整數運算

定點小數的表示范圍

純小數的表示范圍為（X7X2…X”各位均為。時最小;

各位均為1時最大，X。為符號位）|

0<|x|<1-2-nj

?:?例如,n=8,最大值編碼：0.11111111

表示:0.11111111=1.0-0.00000001

=128

數的科學表達法

淳點數的表示方法

鼻巴一個數的有效數字和數的范圍在計算機的

一個存儲單元中分別予以表示

■數的小數點位置隨比例因子的不同而在一定

范圍內自由浮動

■一個十進制數N可以寫成

e

數

7V=10XM廠尾

數

■一個R進制數7W以寫成(指

基

N=7?eXM扁數

/■用定點小數表示，

階碼和尾數給出有效數字的位

,數決定了浮點數的

I'----―表示精度

；表達指數部分

-用整數形式表示，指明

小數宓在數據中叩置y

決定浮點數的表示范圍「…—……………—……

!早期計算機表達法：

EsElE2.....EmMsMlM2.....Mn

階符I<------階碼----->|數符|<-----尾數----->I

IEEE754標準

32位單精度浮點數

E：含階符的階碼，8位

階碼采用移碼方式來表示

正負指

禽罐2怎逑灌

?整藻酰、S|E?'

s：1位符號廠M：尾數，23位小、

位數表示，小數點放

0表示正數在尾數域最前面

工表示負數

IEEE754標準

64位雙精度浮點數

E：含階符的階碼，11

位

責62n51

SF.

M：尾數，52位小

：1位符號

S數

位

浮點數的規格化

例：156.78=15.678X10

多種數據形式

=1.5678X102

=0.15678X103=REXM

那么，計算機中究竟采用哪種數據形式?

對于二進制數

1011.1101=0.10111101X2+4

=10.111101X2+2

=1.0111101義2+3（規格化表示法）

=1.0111101X2+工（規格化表示法）

=REXM

二進制數

規格化表示原則^■fEEE-癡標濯二

■尾數最高有效位為工，隱藏，并且隱藏在小數

點的左邊(即：1<M<2)

■32位單精度浮點數規格化表示

x=(-1)SX(1.AOX2E-127

e=^-127(石=e+127)

■64位雙精度浮點數規格化表示

x=(-I)SX(LA/)X2ET023

e=石一1023(石=e+1023)

指數真值e用偏移碼形式表示為階碼E

例1：浮點機器數（41360000）16,求真值

①十六進制數展開成二進制數

01000001001101100000000000000000

T7-------------------------

s階碼E(8位)尾數M(23位)

②指數e=階碼一127=1000001001111111

=OOOOOOll=(3)lo

③包括隱藏位1的尾數L"=LO11O1工

④X=(-l)sXl.AfX2e=+(1-011011)X23

=+1011,011=(11.375)10

例2：真值20.59375,求32位單精度浮點數

①分別將整數和分數部分轉換成二進制數

20.59375=10100.10011

②移動小數點，使其在第1、2位之間

10100.10011-1.010010011X24

e=4E=4+127=131=10000011

5=0M=010010011

③得到32位浮點數的二進制存儲格式為：

01000001101001001100000000000000

=(41A4C000)16

A32位單精度規格化浮點數!JEEE_754?.：

■E=1（00000001）~254（11111110）

■e=?126~+127

■表達的數據范圍（絕對值）：

/最小值：e=-126,M=0=

十進制表達：2126RJ1.18X10-38

/最大值：e=127,M=（23個1）

=（23個1）=2—，23

十進制表達：（2—2?23）X2127

?2X2127?3.40X1038

A64位雙精度規格化浮點數匚近恒754椀售工

■E=1~2046

■e=-1022~+1023

■表達的數據范圍（絕對值）：

/最小值：e=-1022,M=0=

十進制表達：2T。22a2.23X10-308

/最大值：e=1023,M=（52個1）

=（52個1）=2—2?52

十進制表達：（2—2?52）X21023

a2X21023W1.79X1O308

A32位單精度浮點數[IEEE754?

-真值0的機器數（機器零）

■階碼E=0,尾數M=0

■正0：S=0,負0：S=1

■非規格化浮點數：階碼E=0,尾數MW0

■規格化浮點數：階碼E=1?254（11111110）

■無窮大的機器數

■階碼￡=全1（111工工工工工）,尾數M=0

■+oo：S=0,—oo：S=1

■NaN（notanumber,不是一個數）

■階碼￡=全1（11111111）,尾數MHO

-用來通知異常情況

*數的機器碼表示

■正數的原碼、反碼、補碼等于真值，只有負數才分

別有不同的表示方法

■采用補碼，減法運算可以用加法運算實現，節省硬

件，目前機器中廣泛采用補碼表示法

■有些機器用原碼進行存儲和傳送，運算時改用補碼

■有些機器做加減法時用補碼，做乘除法時用原碼

■移碼表示法主要用于表示浮點數的階碼，可以直接

比較大小。表示范圍和補碼相同，只有最高位相反

表2」ASC口字符編碼表4-7位

00000001001000110100010101100111

0000NULDELSP0@PP

i

0001■SOHDC1■1AQaq

0010STXDC2IV2BRbr

0011ETXDC3#3CScs

0100EOTDC4$4DTdt

0101ENQNAK%5EUeu

0110ACKSYN&6FVfV

0111BELETBV7Gwgw

1000BSCAN8HXhX

(■

1001HTEM)9IY1y

■■

1010LFSUB*■JzJz

■

1011VTESC+K[k<

1100FFFS<L\11

—

1101CRGS■M]m}

人

1110SORS■>Nnz

1111SIUS/7■0oDEL

漢字的表示方法

字符代碼化（輸入）

漢字的輸入編碼、交輸入碼向機內碼轉換

換碼、漢字內碼、字

模碼是計算機中用于機內碼

輸入、內部處理、交

換、輸出四種不同用機內碼向字形碼轉換

途的編碼，不要混為

一談顯不輸出打印輸出

校驗碼

一驗碼：能夠發現甚至糾正信息傳輸或存儲過

r中心現知區叼編碼

-檢錯碼：僅能檢測出錯誤的編碼

■糾錯碼：能夠發現并糾正錯誤的編碼

-最簡單且應用廣泛的檢錯碼：奇偶校驗碼

?奇校驗：使包括校驗位在內的數據中為“1”的個

數恒為奇數

?偶校驗：使包括校驗位在內的數據中為“1”的個

數恒為偶數（包括0）

?只能檢測出奇數個位出錯的情況，不能糾錯

編碼:用文字、符號或者數碼來表示某種信

息（數值、語言、操作指令、狀態）的過程

.■計算機的數據表示

-整數編碼

■定點數，無符號數，有符號數（補碼），BCD

-實數編碼

■浮點數，單精度，雙精度，規格化

■字符編碼：ASC口碼

■漢字編碼

■輸入碼，機內碼，交換碼，字形碼

■國際字符編碼：Unicode

2.2.3溢出概念與檢驗方法

?兩個正數相加，結果為負（即：大于機器

所能表示的最大正數），稱為上溢。

?兩個負數相加，結果為正（即：小于機器

所能表示的最小負數），稱為下溢。

?運算出現溢出，結果就是錯誤的

產生“溢出”的原因:

分析可知，當最高有效數值位的運算進位與符號位

的運算進位不一致時，將產生運算“溢出”

進一步結論:

當最高有效位產生進位而符號位無進位時，產生上漪;

當最高有效位無進位而符號位有進位時，產生工溢。

“溢出”檢測方法：

為了判斷“溢出”是否發生，可采用兩種檢測的方法。

第一種方法:采用雙符號位法,稱為“變形補碼”或

“模4補碼”，可使模2補碼所能表示的數的范圍擴大

第心釉溢出檢測方法:采用“單符號位法”。

當最高有效位產生進位而符號位無進位時,產生上溢;

當最高有效位無進位而符號位有進位時，產生工遹。

故：溢出邏輯表達式為；『=品十a

其中:力為符號位產生的進位,C。為最高有效位產生的

進位。（顯然：此邏輯關系可用異或門方便地實現）

在定點機中，當運算結果發生溢出時，機器通過邏

輯電路自動檢查出溢出故障，并進行中斷處理。

計算機組成原理。復習與考試

2.2.4基本的二進制加法/減法器

?在計算機中完成兩個二進制數相加的基本加法器有半加器

和全加器。半加器在完成兩數相加時，不需要考慮低位進

位。全加器用來完成兩個三進制數相加，并且同時考慮低

彳立的進彳立，即全1口器完成三個一位或相加詁功育臺匕

匕。

?設：

A表示被加數的第i位

Bj表示加數的第i位

C.為第團位向第i位產生的進位

Ci+1為第i位向第i+1位產生的進位

%為第i位產生的和

?熨金力口器以A。BP5為輸入，以G+i、Sj為輸出構成一

個邏圖。

計算機組成原理。復習與考試

2.2.4基本的二進制加法/減法器

表2-2全加器真值表

輸入輸出

、

AB1C1SiCi+1

Si

00000

FA00110

01010

Bj01101

全加器邏輯圖10010

10101

11001

11111

計算機組成原理。復習與考試

2.2.4基本的二進制加法/減法器

?全加器的表達式為:

Sj=

G+1=AjBj+BjCj+AjCj

?一位全加器內部邏輯圖

計算機組成原理。復習與考試

加法運算及其加速方法

由4片4位先行加法器構成的16位快速進位加法器邏輯示意圖

IEEE754標準的舍入處理

■就近舍入就是通常所說的“四舍五入”

■多余位：10010一向最低有效位進位

■多余位：01141—截尾

-多余位：10000一最低有效位為0：截尾；最

低有效位為1,進位

-朝0舍入朝數軸原點方向舍入（截尾）

■朝+8舍入對正數，只要多余位不全為0,

則向最低有效位進1;對負數，則是截尾

■朝一8舍入對正數，截尾；對負數，只要

多余位不全為0,則向最低有效位進工

數字與邏輯(Digital&Logic)

■邏輯代數：應用代數方法研究邏輯問題，又

稱布爾代數，開關代數(還有開關理論，開

關電路等)，是邏輯化簡的主要工具。

■數字邏輯電路的設計、分析，要借助于邏輯

代數這一數學工具。邏輯代數中二值運算的

公式、運算及定律要應用到數字邏輯電路。

■實現邏輯功能可用的數字電路：

工、數字集成電路

2、可編程邏輯器件(PLD)

模擬電路與數字電路比較

1.電路的特點

在模擬電路中，晶體管一般工作在線性放大區；

在數字電路中，三極管工作在開關狀態，即工

作在飽和區和截止區。

2.研究的內容

模擬電路主要研究：輸入、輸出信號間的大小、

相位、失真等方面的關系。主要采用電路分

析方法，動態性能用微變等效電路分析。

數字電路主要研究：電路輸出、輸入間的邏輯關系。

主要的工具是邏輯代數，電路的功能用真值表、

邏輯表達式及波形圖表示。

模擬電路研究的問題

基本電路元件:,晶體三極管

?場效應管

?集成電路運算放大器

基本模擬電路:

?信號放大及運算（信號放大、功率放大）

?信號處理（采樣保持、電壓比較、有源濾波）

?信號發生（正弦波發生器、三角波發生器、…）

數字電路研究的問題

基本電路元件.邏輯門電路

?觸發器

基本數字電路

?組合邏輯電路

?時序電路（寄存器、計數器、脈沖發生器、

脈沖整形電路）

?A/D轉換器、D/A轉換器

§邏輯代數及運算規則

數字電路要研究的是電路的輸入輸出之間的

邏輯關系，所以數字電路又稱邏輯電路，相應的

研究工具是邏輯代數（布爾代數）。

?邏輯變量一具有邏輯屬性的變量

邏輯表達式一也可稱作邏輯函數，描述邏輯自

變量和邏輯因變量之間的邏輯關系

在邏輯代數中，邏輯函數的變量只能取兩個

值（二值變量），即0和L中間值沒有意義。

0和1表示兩個對立的邏輯狀態，不是數值0和1

邏輯代數的基本運算規則

加運算規則：

0+0=0,0+1=1,1+0=1,1+1=1

A+O=A>A+1=1>A+A=A,A+A=1

乘運算規則：

0?0=004=0l>0=01>1=1

AO=O,A1=A,AA=A,AA=O

非運算規則：r=oo=i

邏輯代數的運算規律

一、交換律

A+B=B+A

A*B=B?A

二、結合律

A+(B+C)=(A+B)+C=(A+C)+B

A>(B?C)=(A?B)?C

三、分配律

A(B+C)=A?B+A?C

A+B?C=(A+B)(A+C)

求證:(分配律第2條)A+BC=(A+B)(A+C)

證明:

=(A+B)(A+C)

=AA+AB+AC+BC;分配律

=A+A(B+C)+BC;結合律，AA=A

=A(1+B+C)+BC;結合律

=A?1+BC;1+B+C=1

=A+BC;A?1=1

四、吸收規則

吸收是指吸收多余（）項，多余（

）因子被取消、去掉n被消化了。

1.原變量的吸收：A+AB=A一長中含短,

留下短。

證明：A+AB=A（1+B）=A?1=A

利用運算規則可以對邏輯式進行化簡。

例如：

AB+CD+ABD(E+F)=AB+CD

被吸收

2.反變量的吸收：A+AB=A+B

長中含反,

去掉反。

證明：Q)+ABAB

=A+B(A+A)=A+B

例如:

字母上面沒有非運算符的叫做原變量

有非運算符的叫做反變量

五、反演定理

德?摩根(De?Morgan)定理:

A.-B=+B/V+B=A.-B

可以用列真值表的方法證明:

ABA?BA?BABA+B

0001111

0101101

1001011

1110000

反演定理內容：將函數式中所有的

L-----?+-

Y_|_____?■A新表達式：F

、-（反函數，補函數）

J變量與數均HJ

顯然：『互補運算（求反運算）

注意：（變換時，原函數運算的先后順序不變）

1.運算順序：先括號n再乘法n后加法。

2.不是一個變量上的反號不動。

用處：實現互補運算（求反運算）。

§邏輯函數的表示法

真值表：將邏輯函數輸入變量取值的不同組合

與所對應的輸出變量值用列表的方式

一一對應列出的表格。

四

〃個輸入變量------?2”種組合。

種

表邏輯代數式（邏輯表示式，邏輯函數式）

示

方F=AB+AB

法

邏輯電路圖:

B

I卡諾圖

真值表

將輸入、輸出的所有可能狀態一一對應地列

出。〃個變量可以有2〃個輸入狀態。

邏輯函數式

邏輯代數式：批邏輯函數的輸入、輸出關

系寫成與、或、非等邏輯運算的組合

式。也稱為邏輯函數式，通常采用

“與或”的形式。

例：F=ABC+ABC+ABC+ABC+ABC

與普通代數不同的是，在邏輯代數中，不管是變

量還是函數，其取值都只能是0或1,并且這里的0

和1只表示兩種不同的狀態，沒有數量的含義。

一個邏輯函數的表達式可以有與或表達式、

或與表達式、與非-與非表達式、或非-或非

表達式、與或非表達式5種表示形式

(1)與或表達式：Y=AB+AC

(2)或與表達式：Y=(A+A+C)

(3)與非-與非表達式：Y=4B?AC

(4)或非-或非表達式：Y=A+B+A+C

(5)與或非表達式：Y=AB+AC

一種形式的函數表達式相應于一種邏輯電路。盡

管一個邏輯函數表達式的各種表示形式不同，但

邏輯功能是相同的

邏輯函數的標準形式

由邏輯函數可以表示為最小項之和的形式

（與或表達式）或者最大項之積的形式

（或與表達式）

曾應用最多的是最小項之和的形式，也叫

最小項標準式。

ffl最小項也是卡諾圖化簡的基礎。

BACK

最小項(MinTerm)

邏輯函數有n個變量，由它們組成的具有n

個變量的乘積項中，每個變量以原變量或

反變量的形式出現且僅出現一次，這個乘

積項為最小項。N個變量有2n個最小項。

例如：n=3,對A、B、C,有8個最小項

ABCABUABCABC

ABUABUABCABC

最小項（續）

■對任意最小項，只有一組變量取值使它的

值為1,其他取值使該最小項為0

■為方便起見，將最小項表示為ITIj

n=3的8個最小項為：

mo=ABC=ABCm?=ABC=ABC

m4=ABCm5=ABCm6=ABCm?=ABC

最小項(續)

■任何邏輯函數均可表示為唯一的一組最小項之和

的形式，稱為標準的與或表達式

■某一最小項不是包含在F的原函數中，就是包含在

F的反函數中

■例：-——

F=AB+BC+ABC

=AB9+C)+(N++ABC

=ABC+ABC+ABC+ABC

=+rn,++

=22a(2,4,6,7)

最大項(MaxTerm)

■n個變量組成的或項，每個變量以原變量或反變量

的形式出現且僅出現一次，則稱這個或項為最大項

例如：n=3的最大項為

Mo=A+B+CM1=A+B+C

=A+B+CM3=A+B+C

Nd，=A+B+CM=A+B+C

45

M

1Mo,=A+B+C7=A+B+C

最大項（續）

☆對任意一個最大項，只有一組變量取值使

它的值為0,而變量的其他取值使該項為1

☆將最大項記作Mj

☆任何一個邏輯函數均可表示為唯一的一組

最大項之積，稱為標準的或與表達式

☆n個變量全體最大項之積必為“0”

☆某個最大項不是含在F的原函數中，就是在

F的反函數中

最大項(續)

例如：

尸=(N+石)?(N+3+C)

=[N+方+(C?C7)]?(N+石+C)

=(N+石+C)?(N+B+C)?(N+石+C)

一._?3

=口反。1，4)

BACK

§基本RS觸發器

兩個輸出端

兩個輸入端

正是由于引入反饋，力使電路具有記憶功能!

輸入RD=O,SD=1時

若原狀態：Q=oQ=1

0RD01SD1

輸出仍保持：Q=oQ=輸出變為：QoQ1

輸入RD=LSD=O時置“1”！

若原X犬態：Q=0Q=1

1RD10SD0

輸出變為：Q=1Q=0輸出保持：Q=1Q=0

輸入RD=1,SD=1時保持!

若原狀態：Q=1Q=0

D

輸出保持原狀態:輸出保持原狀態:

Q=1Q=0Q=oQ

輸入RD=O,SD=O時基本觸發器的功能表

RDSDQQ

1~r保持原狀態

0101

1010

00不定狀態

輸出：全是1

-0

注意：當RD、SD同時由0變

為1時，翻轉快的門輸出變為

另一個不得翻轉。因此，RD11S

0,復位端D置位端

該狀態為不定狀態。

邏輯符號

小結

1.觸發器是雙穩態器件，只要令RD=SD=L

觸發器即保持原態。穩態情況下，兩輸出

互補。一般定義Q為觸發器的狀態。

2.在控制端加入負脈沖，可以使觸發器狀態變化。

SD端加入負脈沖，使Q=LSD稱為“置位”

或“置1”端。RD端加入負脈沖，使Q=0，RD

稱為“復位”或“清0”端。

3.1.1存儲器分類

★按存儲介質分

半導體存儲器：用半導體器件組成的存儲器

磁表面存儲器：用磁性材料做成的存儲器

★按存儲方式分

隨機存儲器：任何存儲單元的內容都能被隨機存取，

且存取時間和存儲單元的物理位置無關

順序存儲器：只能按某種順序來存取，存取時間和存

儲單元的物理位置有關

★按存儲器的讀寫功能分:ROM,RAM

★按信息的可保存性分:非永久記憶，永久記憶

★按在計算機系統中的作用分:

主存、輔存、高速緩存、控制存儲器

(3.1.3主存儲器的技術指標?

?存儲容量

主存存儲容量：以字節B(Byte)為基本單位

半導體存儲器芯片：以位b(Bit)為基本單位

存儲容量以21。=1024規律表達KB,MB,GB和TB

廠商常以103=1000規律表達KB,MB,GB和TB

?存取時間(訪問時間)

發出讀/寫命令到數據傳輸操作完成所經歷的時間

?存取周期

兩次存儲器訪問所允許的最小時間間隔

存取周期大于等于存取時間

存儲器帶寬(數據傳輸速率)

\單位時間里存儲器所存取的信息量

鄭州大學軟件學院?計算機組成原理?2006級82

存儲器與CPU連接

CPU對存儲器進行讀/寫操作，首先由地址總線給

出地址信號，然后要對存儲器發出讀操作或寫操作的

控制信號，最后在數據總線上進行信息交流。所以，

存儲器與CPU之間，要完成：

①地址線的連接；

②數據線的連接；

③控制線的連接。

存儲器芯片的容量是有限的，為了滿足實際存儲器

的容量要求，需要對存儲器進行擴展。

位擴展法：只加長每個存儲單元的字長,

而不增加存儲單元的數量

演示

字擴展法：僅增加存儲單元的數量，而

字位同時擴展法：既增加存儲單元的數量;

也加長各單元的位數

字位同時擴展：2114存儲芯片1KX4擴展成2KX8存儲器

字、位同時擴展法：

存儲器系統的存儲容量：MXN位

使用芯片的存儲容量：1_\?<位化01\/1,K<N)

需要存儲器芯片個數：(MXN)/(LXK)

［例］:利用2KX4位的存儲芯片，組成16Kx8位的存儲器,

共需要多少塊芯片？

［解］:(16KX8)/(2KX4)=8X2=16

即：共需16塊芯片。(既需要位擴展，又需要字擴展)

［又例］:利用1KX4位的存儲芯片，組成2KX8位的存儲器,

共需要芯片數：

(2KX8)I(1KX4)=2X2=4

廣一刷新方式

?:.刷新周期

9從上次對整個存儲器刷新結束時刻，到本次對

整個存儲器完成全部刷新一遍為止的時間間隔

g一般為2ms,4ms或8ms

?刷新方式

9集中式

4分散式

9異步式

3.4高速存儲器■

3.4.1雙端口存儲器

同一個存儲器具有兩組相互獨立的讀寫控制線路,

提供了兩個相互獨立的端口，都可以對存儲器中任何位

置上的數據進行獨立的存取操作

5.4.2多模塊交叉存儲器

每個模塊各自以等同的方式與CPU傳送信息。

連續地址分布在相鄰的模塊，對連續字的成塊傳送

可以重疊進行實現流水線并行存取

3.4.3相聯存儲器

按內容尋址的存儲器

把存儲單元所存內容的某一部分作為檢索項，去檢

索該存儲器，并對存儲器中與該檢索項符合的存儲單元

內容進行讀出或寫入

多體交叉存儲器

方案一：順序方式

(a)主存地址被分成高n位和低m位，高位(n)表示模塊

號，低位(m位)表示塊內地址；

(b)在一個模塊內，程序是從低位地址連續存放；

(c)對連續單元存取，一般僅對一個模塊操作

(d)特點:

妗多模塊并行工作

9易擴充容量

9故障局部性。

多體交叉存儲器

數據總線

并行多模塊存儲器結構框圖

多體交叉存儲器

方案二：交叉方式

(a)主存地址被分成高n位和低m位，低位(m位)表示

模塊號，高位(n)表示塊內地址；

(b)各模塊間采用多模塊交叉編址；

(c)對連續單元存取，則多個模塊并行工作

(d)特點:

9多模塊并行工作，速度快

9不易擴展

4故障全局性。

多體交叉存儲器

m位n位

數據總線

多模塊交叉存取存儲器結構框圖

3.5Cache存儲器■

?：?在相對容量較大而速度較慢的主存與高速處理器之間設置

的少量但快速的存儲器

主要目的：提高存儲器速度

為追求高速，包括管理在內的全部功能由硬件實現

Cache:asafeplaceforhidingorstoringthings.

3.5.1Cache基本原理

CPU

-I字傳送

?：.CPU與cache之間的數_______▼_______

據交換以字(字節)為單高速緩存Cache

位1-----I

Cache與主存間的數據.均傳送

傳送以數據塊為單位J|

一個塊(Block)由若干字二77)

組成主仔儲器

Cache的讀操作

?高速命中(Hit)：微處理器讀取主存的內容已包含在

Cache中，可以直接讀取Cache,不用訪問主存

O高速失效(Miss)、缺失、未命中:

微處理器讀取主存的內容不在

Cache中，需要訪問主存讀取一

從CPU接i攵地址RA|個數據塊

，N（?失效miss）一,從主存讀含RA的塊

Y（命中hit）

從Cache讀RA的字送CPU向CPU傳送RA的字

Y---------------向Cache傳送含RA的主存塊

Cache的工作原理

1、Cache以塊為單位進行操作

2、當CPU發出訪內操作請求后，首先由Cache控制器判斷當前請求的字是否在

Cache中，若在,叫命中，否則，不命中

3、若命中：

g若是“讀”請求，則直接對Cache讀，與主存無關

4若是“寫”請求：

?Cache單元與主存單元同時寫（Writethrough寫）

。只更新Cache單元并加標記，移出時修改主存（寫回Copy

back）

。只寫入主存，并在Cache中加標記，下次從MM讀出，保證正確。

4、未命中時：

《若是“讀”請求，則從主存讀出所需字送CPU,且把含該字的一塊

送Cache,稱“裝入通過"，若Cache已滿，置換算法；

《若是“寫”請求，直接寫入主存。

Cache的命中率

命中率(HitRate)：高速命中的概率

Nh=命中率

完成存取的總次數

h=---------Nc=cache

Nc+NmNg=主存完成存取的總次數

主存系統的平均訪問時間

cache/ta:

ta=htc+(l-h)tm

十=命中時的cache訪問時間

未命中時的主存訪問時間

tm=

Cache的訪問效率e

+

ahtc+(l-h)tm

_1

h+(l-h)r

_1

r+(l-r)h

設r=、III/+「V*表示主存慢于cache的倍率

【例5】CPU執行一段程序時，cache完成存取的次數為

1900次，主存完成存取的次數為100次，已知

cache存取周期為50ns,主存存取周期為250ns,

求cache/主存系統的效率和平均訪問時間。

【解】

h=此/收十%)=1900/(1900+100)=0.95

r=t/t=250ns/50ns=5

IrInIrJ

e=l/(r+(l-r)h)=1/(5+(1-5)x0.95)=83.3%

t=t/e=50ns/0.833=60ns

nUArJ

或者，ta=h-tc+(l-h)-trn=60ns

Cache結構

?Cache的數據塊稱為行（線Line,槽Slot）

9用Li表示,其中,共有m=2r行

?:?主存的數據塊稱為塊（Block）

一用Bj表示,其中共有n=2s塊

?:?行與塊是等長的，包含k=2w個主存字

g字是CPU每次訪問存儲器時可存取的最小單位

Cache由數據存儲器和標簽存儲器組成’.

《數據存儲器：高速緩存主存數據

力標簽存儲器：保存數據所在主存的地址信息

3.5.2主存與Cache的地址映射,

?Cache通過地址映射(mapping)的方法確定主存

塊與Cache行之間的對應關系，確定一個主存

塊應該存放到哪個Cache行中

全相聯映射(fullyassociativemapping)

可以將一個主存塊存儲到任意一個Cache行

?直接映射(directmapping)

將一個主存塊存儲到唯一的一個Cache行

組相聯映射(setassociativemapping)

可以將一個主存塊存儲到唯一的一個Cache組中

任意一個行

直接映射、2/4/8路組相聯映射使用較多

一1全相聯映射■