國開數字電子電路形考作業1答案一、單選題題目1：十進制數（127.0625）10換算成二進制數，正確結果是（（1111111.0001）2）。（1011101.0011）2（1111111.0001）2（11101.101）2″題目2：將二進制數（101011.101101）2轉換成十進制數，正確結果是（（43.703125）10）。（43.703125）10（45.839844）10（44.839125）10″題目3：將二進制數（100110.100111）2轉換成十六進制數，正確結果是（（26.9C）16）。（46.47）16（26.9C）16（92.97）16″題目4：經證明，等式（）正確。題目5：在下列真值表中，A、B為輸入邏輯值，（B）列的輸出結果有誤。AB

00100010101001111101題目6：題圖所示電路能夠實現（或）邏輯關系。或與與或非”題目7：對于TTL電路，0.7V的輸入電壓為（低電平）輸入。高電平低電平不能確定”題目8：在門電路的電氣特性中，將輸出電壓急劇上升或下降所對應的（輸入電壓）稱為閾值電壓。開啟電壓輸入電壓輸出電壓”題目9：對于TTL電路，當本級門電路輸出高電平時，輸出端電流（向外流出，電路帶拉電流負載）。向外流出，電路帶拉電流負載向內流入，電路帶灌電流負載不確定”題目10：OC門線與”連接并正常工作的前提是（電路輸出端只需一個外接負載電阻）。電路輸出端只需一個外接負載電阻電路輸出端需要外接電源每個OC門分別接一個負載電阻”題目11：CMOS電路多余輸入端（不能懸空）。不能懸空不確定能懸空題目12：題圖所示邏輯電路邏輯關系是（Y=AB+C）。二、判斷題題目13：將十進制小數轉換成其他進制數時，應把小數部分乘以新進制的基數（如二進制的基數為2），把得到的整數部分作為新進制小數部分的最低位。（錯）題目14：邏輯函數可以用真值表、邏輯表達式和邏輯電路圖來表示，也可以用卡諾圖表示，但卡諾圖與其他形式不能相互轉換。（錯）題目15：波形圖用于反映邏輯變量之間隨時間變化的規律，能夠方便直觀地表現輸入變量的邏輯關系。（錯）題目16：門電路的帶負載能力用扇出系數表示，它通常由門電路輸出低電平時的帶負載能力決定。（錯）題目17：三態門是能夠實現線與”的邏輯門，當它處于高阻態時，輸出端與電路連接斷開。（對）題目18：CMOS門電路在輸入端和輸出端的反相器，起到緩沖隔離和規范邏輯電平的作用。（對）題目19：CMOS反相器的噪聲容限大于TTL門電路的噪聲容限，所以抗干擾能力也比TTL電路強。（對）題目20：CMOS電路多余輸入端不能懸空，TTL門電路的多余輸入端可以懸空，懸空端相當于邏輯高電平。（對）三、綜合題設計一個三人表決器，A、B、C三人中多數同意決議才能通過，其中A有一票否決權。題目21：（1）根據題意列出真值表，正確結果為（真值表（c））；ABCF00000010010001101000101011001111(a)ABCF00000010010001111000101111011111(b)ABCF00000010010001101000101111011111題目22：（2）按最小項列出正確的邏輯表達式為（B）；題目23：（3）正確是最簡邏輯表達式為（F=AB+AC）。題目24：（1）該電路為一個門電路連接較多門電路作為負載的結構形式，該電路應該優先選用（CMOS門電路）；兩者均可TTL門電路CMOS門電路”題目25：（2）該電路以靜態工作狀態為主，若考慮功耗因素應選用（CMOS門電路）。兩者均可TTL門電路CMOS門電路”

國開數字電子電路形考作業2答案題目1：由組合邏輯電路的功能特點可知，任意時刻電路的輸出(僅取決于該時刻的輸入狀態)。僅取決于電路過去的輸出狀態與該時刻輸入狀態和電路過去的輸出狀態均有關僅取決于該時刻的輸入狀態”題目2：下列消除競爭冒險的方法中，(引入時鐘脈沖)是錯的。引入時鐘脈沖在邏輯設計時增加冗余項接入濾波電容”題目3：普通二進制編碼器的輸入變量中，任何時刻(僅有一個被編對象有輸入，其他均沒有輸入)。均可多個被編對象有輸入，但只對優先級別最高的進行編碼僅有一個被編對象有輸入，其他均沒有輸入均可多個被編對象有輸入，它們共同確定編碼結果”題目4：三位同學按少數服從多數”原則設計表決器邏輯電路，下列電路中（圖（a））是錯誤的。圖（c）圖（b）圖（a）”題目5：下列三個邏輯電路框圖中，（圖b）是譯碼器。圖c圖a圖b”題目6：16選1數據選擇器應該有(16)個數據輸入端。1684″題目7：由時序邏輯電路的功能特點可知，任意時刻觸發器電路的輸出狀態(不僅取決于輸入信號，還與輸入信號作用前的現態有關)。僅取決于現在的輸出狀態不僅取決于輸入信號，還與輸入信號作用前的現態有關僅取決于電路的輸入信號”題目8：主從觸發器在每個CP脈沖周期，(主觸發器的輸出狀態可能改變多次，但從觸發器只能改變一次)。主觸發器的輸出狀態可能改變多次，但從觸發器只能改變一次主觸發器只能改變一次，但從觸發器的輸出狀態可能改變多次主觸發器和從觸發器的輸出狀態都只能改變一次”題目9：由RS觸發器的真值表可知，它的狀態方程和約束條件是（RS=0）。

R

S

00

01110011不允許題目10：為了把串行輸入的數據轉換成并行輸出的數據，可以使用(移位寄存器)。數據選擇器移位寄存器計數器”題目11：與同步時序電路相比，異步時序電路的主要缺點是(速度慢)。抗干擾能力差速度慢功耗大”題目12：N個觸發器可以構成最大計數長度為(2N)的計數器。2NNN2″題目13：組合邏輯電路符合邏輯關系的最簡電路形式不會發生競爭冒險現象。(錯)題目14：多位數值比較器在比較兩個多位數的大小時，遵循先低位比較后高位的比較原則，只有在低位相等時，才需要比較高位。（錯）題目15：CMOS結構的組合邏輯越來越多被采用，是因為CMOS電路耗電量低。（對）題目16：若系統中既有數字電路也有模擬電路，印刷電路板應分別設置接地線再合并接地。（對）題目17：觸發器雖然也是由門電路構成，但它與組合邏輯電路不同，具有邏輯狀態的記憶功能。(對)題目18：將主從JK觸發器的J和K端都接低電平，則在時鐘脈沖CP的作用下特性方程應為。（錯）題目19：當D觸發器的現態時，為使每個CP脈沖該觸發器翻轉一次，D端應接至。（對）題目20：由M進制集成計數器構成N進制計數器，當M＜N時一般采用清零法或置位法，當M＞N時則適合采用級聯法。（錯）題目21：（1）該電路最簡與或形式的邏輯表達式是（）。題目22：（2）經分析，該電路具有（四舍五入）功能。單、雙數判斷表決四舍五入”題目23：分析圖2-4所示電路的邏輯功能。在下列選項中選擇正確答案填入空內。（1）該電路使用的觸發器是（下降沿觸發的邊沿JK觸發器）。主從JK觸發器上升沿觸發的邊沿JK觸發器下降沿觸發的邊沿JK觸發器”題目24：（2）分析可知，該電路為（狀態圖如圖2-5（b）所示，能自啟動五進制同步計數器）。狀態圖如圖2-5（a）所示，不能自啟動五進制同步計數器，狀態圖如圖2-5（c）所示，能自啟動六進制同步計數器，狀態圖如圖2-5（b）所示，能自啟動五進制同步計數器，”題目25：（3）在CP脈沖的作用下，該電路時序圖為（圖2-6（a））。圖2-6（c）圖2-6（a）圖2-6（b）”

國開數字電子電路形考作業3答案題目1：單穩態觸發器與多諧振蕩器在狀態的區別是（前者只有一個穩態，后者沒有穩態）。前者沒有穩態，后者有兩個穩態前者只有一個穩態，后者沒有穩態前者沒有穩態，后者只有一個穩態”題目2：石英晶體多諧振蕩器的突出優點是（振蕩頻率穩定）。速度快價格便宜振蕩頻率穩定”題目3：為了將正弦信號轉換成脈沖信號，信號頻率不變，可以采用（施密特觸發器）。多諧振蕩器施密特觸發器單穩態觸發器”題目4：555定時器的閾值為（）。A.1/3VCCB.2/3VCCC.1/3VCC和2/3VCCD.1/3VCC和VCC參考答案：C題目5：在A/D轉換器和D/A轉換器中，衡量轉換精度通常用（分辨率和轉換誤差）。分辨率和轉換誤差轉換誤差分辨率”題目6：下列三種A/D轉換器中，（并行比較型）的轉換速度最快。并行比較型逐次比較型雙積分型”題目7：某自動控制系統中，微機與執行部件之間的接口電路應采用（施密特觸發器）。施密特觸發器D/A轉換器A/D轉換器題目8：RAM是由存儲矩陣、地址(譯碼器)和讀/寫控制電路三部分組成的。譯碼器編碼器分配器”題目9：只能讀出不能改寫，信息可永久保存的半導體存儲器是（ROM）。PROMROMEPROM”題目10：利用雙穩態觸發器存儲信息的RAM稱為（SRAM）。DRAM閃存SRAM題目11：某ROM電路有8根地址線，4根數據線，該ROM電路的容量為(256×4)。256×4512×41024×4″題目12：下列PLD芯片中，與陣列、或陣列均為可編程的是(PLA)器件。PALPLAGAL”題目13：圖2-6所示陣列邏輯電路的邏輯函數表達式是（）。題目14：單穩態觸發器的輸出脈沖寬度僅取決于電路本身的充放電時間參數，而與輸入觸發脈沖無關。(錯)題目15：多諧振蕩器不需要外加輸入信號，只要接通電源就能通過自激產生振蕩波形，所以它也是一種正弦波振蕩器。(錯)題目16：555定時器是一種用途極廣泛的集成電路，包括雙極型和CMOS型產品的所有型號最后三位數碼都是555，外部引腳的排列完全相同。(對)題目17：D/A轉換器的轉換精度與電阻網絡的元件參數誤差有關，與基準電壓的穩定性無關。(錯)題目18：若逐次逼近型A/D轉換器的輸出為N位數字量，進行一次A/D轉換至少需要經過N+2個CP周期才能完成。(對)題目19：A/D轉換器的相對誤差≤±LSB/2，表明實際輸出的數字量與理論值的誤差小于最低位的半個字。(對)題目20：RAM是由存儲矩陣和地址譯碼器兩部分組成的。(錯)題目21：SRAM是利用MOS管柵極電容存儲電荷效應的半導體存儲器。(錯)題目22：用4片256×4位RAM芯片，可擴展成512×8位的RAM存儲系統。(對)題目23：PAL器件中，與陣列和或陣列是電路的核心，不同的芯片輸出結構差異很大。(對)題目24：產品研制過程中需要不斷修改的中、小規模邏輯電路，不適合選用GAL芯片。(錯)題目25：FPGA由可編程邏輯快、可編程I/O模塊和可編程內連線三部分組成。(對)

國開數字電子電路形考作業4答案題目1TTL反向器的閾值電壓VTH為參考答案：1.4V題目2若CMOS反向器的VDD=10V,其閾值電壓VTH為參考答案：5V題目3三態輸出門在普通門電路輸出狀態的基礎上增加的狀態為參考答案：高阻態題目416選1數據選擇器的地址端有（）位參考答案：4題目5由與非門構成的基本RS觸發器，要使Qn+1=Qn,則輸入信號應為參考答案：R=S=1題目6要使T觸發器Qn+1=Qn，則（）參考答案：T=0題目7一個4位二進制計數器的最大模數是參考答案：32題目8觸發器有兩個穩態，存儲8位二進制信息要（）個觸發器參考答案：8題目9用異步I/O輸出結構的PAL設計邏輯電路，它們相當于參考答案：組合邏輯電路題目10要構成容量為4K*8的RAM，需要（）片容量為256*4的RAM參考答案：32題目1174LS160十進制計數器含有的觸發器個數是參考答案：4題目12n級觸發器構成的環形計數器，其有效循環的狀態數為參考答案：n個題目13相同計數模的異步計數器和同步計數器相比，一般情況下（）參考答案：驅動方式簡單題目14TTL與非門的多余腳懸空等效于Vcc參考答案：對”。題目15單穩態觸發器可以產生脈沖定時參考答案：對”。題目16三態門除了輸出高低電平之外，還有第三種輸出狀態，即高阻態參考答案：對”。題目17用或非門可以實現3種基本的邏輯運算參考答案：對”。題目18三極管飽和越深，關斷時間越短參考答案：對”。題目19在數字電路中，邏輯功能相同的TTL門和CMOS門芯片可以相互替換使