電子技術主講教師：傅穎項目九邏輯門電路2.分立元件門電路1.1電子開關特性1.2常用邏輯門理想開關的開關特性：靜態特性：理想開關斷開時，無論UAK在多大范圍內變化，其等效電ROFF=∞，通過理想開關S的電流IOFF=0。理想開關閉合時，無論流通其中的電流在多大范圍內變化，其等效電阻RON=0，電壓UAK=0。動態特性：開通時間tON=0，即理想開關S由斷開狀態轉換到閉合狀態不需要時間，可以瞬間完成。關斷時間tOFF=0，即理想開關S由閉合狀態轉換到斷開狀態也不需要時間，可以瞬間完成。理想開關S顯然在客觀世界中不存在。常見的機械開關、繼電器、接觸器等，在一定電壓和電流的范圍內，靜態特性與理想開關十分接近，但動態特性較差，根本滿足不了數字電路一秒鐘開關幾百萬次乃至數千萬次的需要。而由二極管、三極管構成的電子開關，其靜態特性不如機械開關，但它們的動態特性卻是機械開關無法比擬的，因此廣泛應用于數字電路中。1.1

電子開關特性ASK理想開關IOFF=0UAK+-IONUAK=0+-ASK理想開關tON=0tOFF=0半導體二極管的開關特性利用二極管“正向導通、反向阻斷”的單向導電性，在數字電路中常用做電子開關使用。電子開關的“通”態用數字“1”表示，“斷”態用數字“0”表示。顯然，電子開關的通、斷狀態在數字電路中屬于二值的邏輯變量。（1）正向特性當電路的輸入電壓為低電平，且VCC-ui大于二極管的導通壓降UT時，二極管正向導通。由于二極管導通時正向電阻很小，因此正向電流急劇增長，此時的VD相當于具有壓降UT的閉合電子開關。（2）反向特性當二極管開關電路的輸入電壓為高電平，即VCC-ui<UT時，二極管反向偏置呈截止狀態。截止狀態下二極管呈現很大的電阻，電流基本不能通過約等于0，此時二極管相當一個斷開的電子開關。工程實際中，通常在二極管開關電路中串接一只限電阻R，以防止電流突然增大時造成二極管燒壞。二極管開關電路二極管開關電路1.1

電子開關特性半導體二極管的動態特性動態特性，指二極管在導通與截止兩種狀態轉換過程中的特性。二極管正偏導通時呈現的電阻很小，正向導通電流幾乎立即達到最大值。因此正向導通時間一般可忽略不計。二極管從正向導通到反向截止所需要的時間稱為反向恢復時間。當二極管突然由正向偏置變為反向偏置時，開始時空間電荷區依然很窄，二極管電阻仍很小，所以反向電流很大，經過一定的時間tS后，PN結兩側存儲的載流子顯著減少，空間電荷區逐漸變寬，反向電流慢慢減小至反向飽和電流時，二極管截止。二極管兩端脈沖電壓0ut0it

開通時間極短！動態波形tS1.1

電子開關特性開關時間開通時間和反向恢復時間二者之和稱為二極管的開關時間。因反向恢復時間遠大于正向導通所需要的時間，故在開關二極管的使用參數上往往只給出反向恢復時間來作為二極管的開關時間。二極管的反向恢復時間限制了二極管的開關速度。但是在實際應用中，開關二極管的開關速度是相當快的，硅開關二極管的反向恢復時間只有幾納秒，即使是鍺開關二極管，也不過幾百納秒。0ut0it開關時間tS1.1

電子開關特性靜態特性模擬電路中，晶體管是放大電路的核心元件必須工作在放大區；數字電路中，晶體管作為開關元件則主要工作在飽和區和截止區：晶體管處于飽和狀態時，相當于一個閉合的電子開關，晶體管工作在截止狀態時，相當于一個斷開的電子開關。當輸入電壓為高電平3V時，晶體管飽和導通，飽和狀態下晶體管的輸出電壓uCE≤0.3V，即電源VCC供出的+5V電壓幾乎全部加在小燈泡RC兩端，小燈泡點亮。此時，晶體管相當于一個閉合的電子開關，其等效電路如圖（b）所示。當輸入電壓為低電平0V時，晶體管截止，截止狀態下由于晶體管無傳輸和放大，因此小燈泡不亮，晶體管的輸出電壓uCE=+5V。此時，晶體管相當于一個斷開的電子開關，其等效電路如圖（c）所示。1.1

電子開關特性動態特性接通時間tON是指從ui上升沿開始至ic上升到0.9ICmax時所經歷的時間。關斷時間tOFF是從輸入電壓ui的下降跳變沿至ic下降到0.1Icmax時所經歷的時間。接通時間和關斷時間合稱三極管的開關時間。三極管的開關時間長短，決定了三極管的開關速度。tui

0tic03Vt1t2tONtOFFICmax1.1

電子開關特性邏輯門由開關元件構成的邏輯電路，工作時狀態像門一樣按照一定條件和規律打開或關閉，被稱為邏輯門。邏輯門開—允許信號通過；邏輯門關——信號被阻斷。邏輯門是構成組合邏輯電路的基本單元，在數字電路中應用十分廣泛。與門結構由二極管、電阻構成的邏輯電路，工作時按照一定條件和規律實現與邏輯功能的電路稱為與門。分析與門電路的工作原理時，電路中的二極管均視為理想二極管：即二極管正向導通時相當一個0值電阻，二極管截止時相當一個∞電阻。1.2常用邏輯門VD1VD2＋VCCRVD3ABCF工作原理①與門輸入至少有一個為低電平0時；與門電路實現了輸入有0，輸出為0的與邏輯功能。②與門輸入全部為高電平3V時：與門電路實現了輸入全1，輸出為1的與邏輯功能。VD1VD2＋VCCRVD3ABCF0V3V0V3V3V0V反偏截止！3V3V與門電路圖符號

&1.2常用邏輯門或門結構由二極管和電阻構成的、具有“有1出1，全0出0”或邏輯功能的電路稱為或門?；蜷T電路的輸入至少是兩個，輸出為一個。為方便于或門工作過程的分析，電路中的二極管均按理想二極管處理：導通時電阻為0值，截止時電阻為∞。ABF－VCC1.2常用邏輯門工作原理①或門輸入只要有一個為高電平1時；或門電路可實現輸入有1，輸出為1的或邏輯功能。②或門輸入全部為低電平0時：或門電路可實現輸入全0，輸出為0的或邏輯功能?；蜷T電路圖符號

≥1AVD2B－VCCRF3V0V3V反偏截止！0V0V0VVD11.2常用邏輯門非門結構由三極管、電阻構成的邏輯電路，工作時按照一定條件和規律實現非邏輯功能的電路。非門中的三極管，工作狀態只有導通和截止，當三極管導通時，非門打開信號通過，當三極管截止時，非門關斷→信號不能通過。非門電路的三極管可以是雙極型晶體管，也可以是MOS管。VTRC-VBB+VCCRB1RB21.2常用邏輯門工作原理①非門輸入為高電平時：非門電路實現了輸入為1，輸出為0的非邏輯功能。②非門輸入為低電平0V時：非門電路實現了輸入為0，輸出為1的非邏輯功能。AF3V0V截止！0V非門電路圖符號VTRC-VBB+VCCRB1RB2飽和導通ICS

1IC=0≈VCC1.2常用邏輯門復合邏輯門與門和非門可構成“與非”門?！芭c非”門是“與”門的非，因此：有0出1；全1出0?！盎蚍恰遍T是“或”門的非，因此：有1出0；全0出1。F

&AB

1F與門非門F

&AB與非門圖符號F

≥1AB

1F或門和非門可構成“或非”門或門非門F

≥1AB或非門圖符號1.2常用邏輯門復合邏輯門兩個與門和或門、非門可構成“與或非”門?！芭c或非”門的邏輯函數表達式為：與或非門圖符號

&AB

1F與門或門

&CD與門

≥1非門F

&AB

&CD

≥11.2常用邏輯門復合邏輯運算——異或邏輯當決定某事件的兩個條件一個具備、另一個不具備時，結果就會發生，兩個條件都具備或都不具備時，結果不會發生，這種因果關系叫做異或邏輯。由“異或”邏輯真值表可看出，異或邏輯功能可描述為：相同出0，相異出1?！爱惢颉边壿嬰娐樊惢蜻壿嬚嬷当鞟BF000011101110+－USR0FAB1.2常用邏輯門當決定某事件的兩個條件全都具備或全都不具備時，結果就會發生，兩個條件只有1個具備時，結果不會發生，這種因果關系叫做同或邏輯。由“同或”邏輯真值表可看出，同或邏輯功能可描述為：相同出1，相異出0。顯然，同或是異或的非。用邏輯函數式表示這種關系：“同或”邏輯電路同或邏輯真值表ABF001010100111+－USR0FAB1.2常用邏輯門復合邏輯門異或門的功能用邏輯函數表示為：同或門的功能用邏輯函數表示為：F

=1AB異或門的圖符號F

=1AB同或門的圖符號1.2常用邏輯門思考題132分立元件構成的基本邏輯門中，與門電路和或門電路突出的不同點是哪些？原理分析的方法相同嗎？三種基本的邏輯門有哪些？試述它們的邏輯功能。復合門的邏輯功能有哪些？雙極型晶體管構成的反相器電路可作為非門使用，MOS管反相器能否做為非門？1.2常用邏輯門集成邏輯門集成電路簡稱IC。常見的數字集成電路為圖示雙列直插式芯片。集成芯片就象確定了輸入和輸出的“黑盒子”，其內部可能是非常復雜的電路。但對使用者而言，只要掌握查閱器件資料的方法，了解其邏輯功能并能正確使用即可。

1.2常用邏輯門結構組成-輸入級的形式

輸入級中間級輸出級輸入輸出ABF+VCCVD1VD2RABF-VCCVD1VD2R由二極管與門、或門構成的輸入電路1.2常用邏輯門結構組成-輸入級通常用來完成TTL集成邏輯門對輸入信號的放大作用

輸入級中間級輸出級輸入輸出ABF+VCCVD1VD2RABF-VCCVD1VD2R具有單發射極或雙發射級構成的三極管輸入電路1.2常用邏輯門結構組成-中間級的作用是對傳輸信號起耦合傳遞作用并作相應處理①當輸入級傳送的信號為高電平時；②當輸入級傳送的信號為低電平時。F2=AF1=A+12VAR1R2飽和導通ICS低電平高電平IES截止！IC=0低電平高電平高電平低電平輸入級中間級輸出級輸入輸出1.2常用邏輯門結構組成-輸出級的作用是完成TTL集成門對信號的輸出并驅動負載動作輸入級中間級輸出級輸入輸出

射極輸出形式三態門輸出形式圖騰結構輸出形式復合管圖騰輸出形式1.2常用邏輯門電路組成-典型TTL與非門多個發射極的發射結可看作是多個鉗位二極管，其作用是限制輸入端可能出現的負極性干擾脈沖。輸入級中的多發射極晶體管可看作由多個晶體管的集電極和基極并聯構成，作為TTL與非門的輸入端。VTl的引入，不但加快了晶體管VT2儲存電荷的消散，提高了TTL與非門的工作速度，而且實現“與”邏輯功能。R4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)1.2常用邏輯門電路組成-典型TTL與非門中間級又稱為倒相極，其作用是從VT2的集電極和發射極同時輸出兩個相位相反的信號，作為輸出級中三極管VT3和VT5的驅動信號，同時控制VT4和VT5工作在兩個截然相反的兩種狀態，以滿足輸出級互補工作的要求。三極管VT2還可將前級電流放大以供給VT5足夠的基極電流。R4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)1.2常用邏輯門電路組成-典型TTL與非門由晶體管VT3、VT4、VT5和電阻R4、R5組成推拉式的互補輸出電路。VT5導通時VT4截止，VT5截止時VT4導通。由于采用了推挽輸出(又稱圖騰輸出)，該電路不僅增強了帶負載能力，還提高了工作速度。R4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)1.2常用邏輯門TTL與非門的工作原理①輸入端至少有一個為低電平時的工作情況。顯然VT1的集電結反偏，導致VT2、VT5截止。VT2截止時的集電極電位：V2C≈VCC=5VVT2管集電極+5V的電位足以使VT3、VT4導通并處于深度飽和狀態。因R2和IB3都很小，均可忽略不計，所以：實現了有0出1的與非功能。低電平對應的PN結導通，VT1的基極電位被固定0.3+0.7=1V。3.6V0.3VR4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)0.3V3.6V3.6V1V1.4V5V3.6V1.2常用邏輯門TTL與非門的工作原理②輸入端全部為高電平時的工作情況。VT2管深度飽和后，其發射極電流在電阻R3上產生的壓降又為VT5管提供足夠的基極電流使VT5管飽和導通，從而使與非門輸出F點的電位等于VT5管的飽和輸出典型值F=0.3V。顯然VT1處于倒置工作狀態，此時集電結做為發射結使用。倒置情況下，VT1可向VT2基極提供較大電流。實現了全1出0的與非功能。3.6V0.3VR4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)3.6V3.6V3.6V2.1V1.4V深度飽和深度飽和0.3V1.2常用邏輯門典型TTL與非門TTL與非門參數的測試要在一定條件下進行，一般要遵守的原則有：不用的輸入端應懸空；輸出高電平時不帶負載；輸出低電平時輸出端應接規定的灌電流負載。UOH是被測與非門的一個輸入端接地、其余輸入端開路時，輸出端的電壓值。一般74系列的TTL與非門輸出高電平的典型值為3.6V（產品規格為＞3V）。uo/Vui/V1231234ABCDEuo/Vui/V1231234ABCDEUOH輸出高電平1.2常用邏輯門TTL與非門主要參數典型TTL與非門UOL是被測與非門一輸入端接1.8伏、其余輸入端開路、負載接380Ω等效電阻時，測得輸出端的電壓值。典型值是0.3V（產品規格為<0.35V）。關門電平UOFF：輸出為0.9UOH時所對應的輸入電壓稱關門電平UOFF。典型值為1V（產品規格為<0.8V）。TTL與非門主要參數uo/Vui/V1231234ABCDEUOL輸出低電平TTL與非門主要參數uo/Vui/V1231234ABCDEUOFF1.2常用邏輯門典型TTL與非門開門電平UON：輸出為0.35V時所對應的輸入電壓稱開門電平UON。典型值為1.4V（產品規格為＞1.8V）。除此之外，還有閾值電壓UTH和扇出系數NO等。uo/Vui/V1231234ABCDEUON1.2常用邏輯門集電極開路的TTL與非門OC門的電路形式R1ABCR2+5VVT1VT2R3VT5F(uo)(ui)VT3VT4R4R5RL+VS圖符號&1.2常用邏輯門OC門可實現與非功能①當OC門輸入全為高電平時實現了全1出0的與非功能；②OC門輸入只要有一個為低電平時實現了有0出1的與非功能。工作原理R1ABCR2+5VVT1VT2R3VT5F(uo)(ui)RL+VS0.3V3.6V3.6V3.6V0.3V+VS

1.2常用邏輯門為什么開發OC門普通的TTL與非門不允許直接驅動供電電壓高于+5V的負載，而實際應用中經常會碰到這種情況；實際應用中有時還需要把若干個與非門的輸出直接連在一起實現多個信號的與邏輯關系，具有圖騰結構的TTL與非門無法做到。集電極開路的與非門—OC門的開發解決了上述問題。OC門可實現線與功能：FABF1&CDF2&RL+VS線與1.2常用邏輯門OC門可用于數字系統接口部分的電平轉換OC門可用來直接驅動負載ABF&RL+12VABF&＋VS1.2常用邏輯門三態門（TSL）三態門簡稱作TSL門，是在普通TTL與非門的基礎上，加上使能控制信號和控制電路構成的。ENVD2VD1R1.2常用邏輯門三態門的真值表三態門使能端無效時，具有與非門功能；若使能端有效，則將無論輸入如何，輸出均為高阻態。ENABF10011011110111100××高阻態1.2常用邏輯門利用三態門可以實現總線結構圖示總線結構中，只要工作時控制各個三態門的門控端EN輪流為有效態，而且任何時候僅有一個為有效態，各三態門的輸出信號在公共傳輸總線上就會輪流輸送而互不干擾。1.2常用邏輯門利用三態門還可以實現數據的雙向傳輸當EN為有效態時，G1工作而G2為高阻態，數據D0經G1反相后送到總線上去；當EN為無效態時，G2工作而G1為高阻態，來自總線的數據經G2反相后由D1送出。另外，三態門還可做成單輸入、單輸出的總線驅動器。1.2常用邏輯門TTL集成電路的改進系列為了提高電路的工作速度和降低功耗，在74系列的基礎上，人們相繼研制出了一系列改進型TTL集成電路。改進措施：一是在輸出級采用了達林頓結構，這種結構進一步減小了門電路輸出高電平時的輸出電阻，從而提高了對負載電容的充電速度。二是將所有電阻的阻值降低了幾乎一半，電阻的減小不僅縮短了電路中各結點電位上的上升時間和下降時間，也加速了三極管的開關過程。1.2常用邏輯門肖特基肖特基三極管的開啟電壓很低，當肖特基二極管構成的集電結進入正向偏置時首先導通，將正向電壓鉗位在0.3~0.4V，從而有效地制止了三極管進入深度飽和，大大提高了集成電路的開關速度。但是，74S系列由于采用抗飽和三極管和減小了電路中的電阻，使得電路的功耗加大，導致電路輸出低電平的升高，一般達0.5V左右。因此，實用中也不太理想。為降低功耗，大幅度地降低了集成電路內部各個電阻的阻值，同時將R5原來接地的一端改接到輸出端，改進后的74LS系列集成電路的功耗僅為74系列的五分之一，74H系列的十分之一。為了縮短傳輸延遲時間，提高開關工作速度，在采用肖特基抗飽和三極管的基礎上又進一步改進，使得74LS系列集成電路的傳輸延遲時間只有74系列的五分之一，74S系列的三分之一。在不同系列的TTL器件當中，只要器件型號的后幾位數碼相同，則它們的邏輯功能、外形尺寸、引腳排列就完全一樣。1.2常用邏輯門TTL集成邏輯門的使用注意事項①集成電路又稱為有源器件，加電才能工作。同一芯片可能集成多個門，但各門均共源、共地。連接時電源的正極和地端不允許接反，為防止干擾，通常應在電源輸入端接入10μF～100μF的濾波電容。②數字邏輯電路和強電控制電路要分別接地，避免強電控制電路在地線上產生干擾。③在電源接通時，嚴禁插拔集成電路，因為電流的沖擊可能造成集成芯片的永久性損壞。1.2常用邏輯門輸入引腳①TTL集成電路芯片的輸入端口為與邏輯關系時，多余的輸入端可以懸空或通過一只1kΩ～10kΩ的電阻接電源正極，在前級驅動能力允許時，也可并接到一個已被使用的高電平輸入端上。②TTL門輸入端口為或邏輯關系時，閑置的輸入端可以接低電平或直接接地，在前級驅動能力允許時，也可并接到一個已被使用的低電平輸入端上。③對于與或非門中不使用的與門，該與門至少有一個輸入端接地。1.2常用邏輯門輸出引腳①輸出端不允許直接與電源或地相接，否則可能使輸出級的管子因電流過大而損壞。輸出端可通過上拉電阻與電源正極相連，使輸出高電平提升。②多個圖騰結構的TTL與非門，輸出端不能直接并聯。③OC門的輸出端可以并聯使用以實現線與邏輯。OC門的公共輸出端和電源正極之間應接負載電阻。④當集成電路的輸出端接容性負載時，應在電容之前接≥2.7k的限流大電阻，避免在開機的瞬間，出現較大的沖擊電流燒壞電路。1.2常用邏輯門輸出引腳1.TTL與非門如有多余輸入端能不能與“地”相接？TTL或非門如有多余輸入端能不能與5V電源相接或懸空？2.試述圖騰結構的TTL與非門和OC門的主要區別是什么？3.三態門和普通TTL與非門有什么不同？主要應用在什么場合？4.何謂“線與”？哪一種邏輯門能實現“線與”邏輯？5.試通過實驗記錄。用內阻為20kΩ/V的萬用表測量74LS00集成芯片中的一個門，在下列各種情況下：（1）其它輸入端懸空；（2）其它輸入端接5V電源；（3）其它輸入端有一個接地；（4）其它輸入端有一個接0.3V。測量該集成邏輯門上一個懸空輸入端的電壓，觀察測量值為多少V？1.2常用邏輯門MOS集成邏輯門CMOS門的基本單元主要有反相器和傳輸門。①當ui＝0V為低電平時反相器電路實現了輸入為0，輸出為1的非門邏輯功能。②當ui＝VDD為高電平時反相器電路實現了輸入為1，輸出為0的非門邏輯功能。若使導電溝道形成，VDD必須大于兩管的開啟電壓之和。1.2常用邏輯門VDD0V截止！導通！VDD0V截止！導通！CMOS傳輸門工作原理：①當控制端CP為高電平1時，傳輸門導通，數據從輸入端傳輸到輸出端。②當控制端CP為低電平0時，傳輸門關閉，禁止傳輸數據。一個PMOS管和一個NMOS管并聯后，可構成一個CMOS傳輸門。1.2常用邏輯門漏極開路的OD門與TTL集成OC門類似，該電路是具有與非功能的特殊與非門，具有“線與”邏輯功能。而且當輸出低電平小于0.5V時，它可吸收50mA的灌電流。同樣，OD門可在電路中用作電平轉換。電路組成1.2常用邏輯門CMOS三態門CMOS三態輸出門是在CMOS反相器的基礎上串接了PMOS管VTP和NMOS管VTN組成的。CMOS三態門的功能與TTL三態門功能類似，當使能端有效時，它相當于一個反相器，當使能端處無效態時，它的輸出對“地”和對電源VDD都呈高阻態。電路組成1.2常用邏輯門高速CMOS集成門為了提高CMOS集成邏輯門的開關速度和負載能力，人們設法減少MOS管的導電溝道長度和縮小MOS管的幾何尺寸、并加大導電溝道寬度，以減小MOS管的極間電容和提高漏極電流。目前主要有CC54HC/CC74HC和CC54HCT/CC74HCT兩個子系列，它們的邏輯功能、外引腳排列與同型號的TTL電路相同。高速CMOS邏輯門子系列型號中的T表示與TTL電路兼容，其電源電壓為4.5～5.5V，輸入電平與74LSTTL系列邏輯門相同。1.2常用邏輯門CMOS邏輯門特點CMOS邏輯門靜態功耗非常小，僅有幾個μW，因此使用CMOS集成門制作的設備成本低。CMOS門集成度高，由于只有多子導電，所以熱穩定性好、抗輻射能力強。CMOS電路的電源電壓允許范圍寬。約為3~18V，十分方便于電路電源電壓的選擇。CMOS電路的邏輯擺幅大。VOL=0V，VOH≈VDD。輸入阻抗極高，通?？蛇_108Ω。CMOS電路的抗干擾能力強，適合于特殊環境下工作。扇出能力強，帶同類門電路的個數多。低頻時CMOS門幾乎不考慮扇出能力問題；高頻下扇出系數與工作頻率有關。1.2常用邏輯門CMOS邏輯門的使用注意事項①CMOS集成電路的電源電壓極性不能接反，否則會造成電路永久性失效。②CMOS集成門電路的電源電壓選擇得越高，電壓的抗干擾能力就越強，但是，電源電壓的選擇最大不允許超過極限值18V。為防止通過電源引入干擾信號，應根據具體情況對電源進行去耦和濾波。1.2常用邏輯門CMOS邏輯門的使用注意事項-輸入引腳①注意輸入端的靜電保護。開機時應先接通電路板電源，后開信號源電源；關機時先關信號源電源，再斷開電路板電源。嚴禁帶電插拔器件。②CMOS集成電路閑置不用的輸入端不能懸空；與門和與非門閑置輸入端應接高電平；或門和或非門的閑置輸入端應接地。通常閑置輸入端不宜與使用輸入端并聯使用。CMOS邏輯門的使用注意事項-輸出引腳①同一芯片上的CMOS門在輸入相同時，為增大負載能力，輸出端可以并聯使用；輸出端不允許與電源或地端直接相連，否則造成輸出級的MOS管因過電流而損壞；為保證管子不因大電流而燒損，應在輸出端和電容之間串接一個限流電阻。②CMOS集成電路應注意輸入電路的過流保護。1.2常用邏輯門思考題1.CMOS反相器、CMOS漏極開路的OD門和CMOS三態門，它們的輸出端可以并聯使用嗎？為什么？2.CMOS傳輸門具有哪些用途？3.CMOS集成電路具有什么特點？4.為什么說CMOS集成電路比TTL集成電路的靜態功耗低？抗干擾能力強？5.為什么說CMOS集成電路比TTL集成電路的靜態功耗低？抗干擾能力強？集成邏輯門使