任務3.1集成觸發器

任務3.2雙音報警器的仿真與制作

任務3.3智力競賽搶答器的制作任務3.1集成觸發器觸發器是一個具有記憶功能的二進制信息存儲元件,是構成多種時序電路的最基本邏輯單元。觸發器具有兩個穩定狀態,即“0”和“1”,在一定的外界信號作用下,可以從一個穩定狀態翻轉到另一個穩定狀態。觸發器的種類很多,按照電路結構形式的不同,觸發器可分為基本觸發器、時鐘觸發器,其中時鐘觸發器又分為同步觸發器、邊沿觸發器等。根據電路結構功能的不同,觸發器可以分為RS觸發器、JK觸發器、D觸發器、T觸發器和T'觸發器。3.1.1基本RS觸發器基本RS觸發器是各類觸發器中最簡單的一種,是構成其他觸發器的基本單元。其電路結構可由與非門組成,也可由或非門組成,下面討論由與非門組成的基本RS觸發器。1.電路組成及邏輯符號由兩個與非門的輸入和輸出端交叉耦合構成的基本RS觸發器電路如圖31(a)所示,圖31(b)為其邏輯符號。

為信號輸入端,上面的非號表示低電平有效,在邏輯符號中用小圓圈表示;是兩個互補輸出端,當觸發器處于穩定狀態時,它們的輸出狀態相反。2.觸發器的狀態1)觸發器的輸出狀態2)觸發器的現態和次態觸發器輸入信號變化前的狀態稱為現態,又稱原狀態,用Qn

表示。觸發器輸入信號發生變化以后的狀態稱為次態,又稱新狀態,用Qn+1表示。3.邏輯功能分析下面根據與非門的邏輯功能討論基本RS觸發器的工作原理。4.特性表觸發器次態Qn+1與輸入信號及電路原有狀態(現態)Qn

之間關系的真值表稱作特性表。因此,上述基本RS觸發器的邏輯功能可用表31所示的特性表來表示。5.基本RS觸發器的應用舉例例3.1運用基本RS觸發器消除機械開關振動引起的干擾。解

機械開關接通時,由于振動會使電壓或電流波形產生“毛刺”,如圖32所示。在電子電路中,一般不允許出現這種現象,因為這種干擾信號會導致電路工作出錯。利用基本RS觸發器的記憶作用可以消除上述開關振動所產生的影響,開關與觸發器的連接方法如圖33(a)所示。設單刀雙擲開關原來與B點接通,這時觸發器的狀態為0。

當開關由B撥向A時,有一短暫的浮空時間,這時觸發器的均為1,Q仍為0。當中間觸點與A接觸時,A點的電位由于振動而產生“毛刺”。但是,首先是B點已經成為高電平,A點一旦出現低電平,觸發器的狀態翻轉為1,其次即使A點再出現高電平,也不會再改變觸發器的狀態,所以Q端的電壓波形不會出現“毛刺”,電壓波形如圖33(b)所示。綜上所述,基本RS觸發器的特點可歸納為以下幾點:(1)基本RS觸發器具有置位、復位和保持(記憶)的功能。(2)由與非門組成的基本RS觸發器的觸發信號是低電平有效,由或非門組成的基本RS觸發器的觸發信號是高電平有效,屬于電平觸發方式。(3)基本RS觸發器存在約束條件。(4)當輸入信號發生變化時,輸出即刻就會發生相應的變化,即抗干擾性能較差。3.1.2同步觸發器前面介紹的基本RS觸發器的狀態是由

端的輸入信號直接控制的,任何時候只要觸發端信號出現干擾,觸發器立刻就會做出反應,從而導致電路的抗干擾性比較差。在實際工作中,觸發器的狀態不僅要由

端的信號來決定,而且要求觸發器按一定的節拍翻轉,為此,需要在電路中加入時鐘脈沖控制端CP。電路在時鐘脈沖CP的作用下,根據輸入信號翻轉,沒有時鐘脈沖輸入時,電路的狀態保持不變。這種具有時鐘脈沖CP控制端的觸發器稱為時鐘觸發器,又稱為同步觸發器。同步觸發器主要有同步RS觸發器、同步D觸發器等。1.同步RS觸發器1)電路組成及邏輯符號同步RS觸發器是在基本RS觸發器的基礎上增加了兩個由時鐘脈沖CP控制的與非門G3、G4組成的,如圖35(a)所示,圖35(b)所示為其邏輯符號。圖中CP為時鐘脈沖輸入端,簡稱鐘控端或CP端,R和S為信號輸入端,為信號輸出端。輸入端框內的C1為控制關聯標記,1為標識序號,說明1R和1S受C1控制。2)邏輯功能由此,可以得出同步RS觸發器的特性表,如表33所示。3)特性方程觸發器次態Qn+1與R、S及現態Qn

之間關系的邏輯表達式稱為觸發器的特性方程。根據表33可畫出同步RS觸發器Qn+1的卡諾圖,如圖36所示。由此可得出同步RS觸發器的特性方程為:2.同步D觸發器1)電路組成及邏輯符號為了避免同步RS觸發器出現兩個觸發信號同時等于1的情況的發生,可以在R和S端之間接入一個非門G5,使R和S端永遠處于不同的電平,電路如圖38(a)所示。這種只有一個觸發信號輸入的觸發器稱為D觸發器。D觸發器又稱為數據觸發器,它是將數據存入或取出的基本單元電路。D觸發器的邏輯符號如圖38(b)所示。圖中D為輸入端,Q和

為互補輸出端。由表34可知,同步D觸發器的邏輯功能為:當CP由0變為1時,觸發器翻到和D相同的狀態;當CP由1變為0時,觸發器保持原狀態不變。3)特性方程根據特性表可寫出D觸發器的特性方程為同步D觸發器沒有不定狀態,在CP=1時,具有置0和置1功能,其輸出狀態總是跟隨D端輸入信號變化。3.1.3邊沿觸發器邊沿觸發器和之前介紹的基本RS觸發器以及同步觸發器不同,邊沿觸發器僅在時鐘脈沖上升沿或者下降沿到達時才接收信號,使電路的輸出狀態跟隨輸入信號改變,而在時鐘其他時間內,觸發器的狀態不會改變,從而提高了觸發器電路工作的可靠性和抗干擾能力。觸發脈沖的上升沿是指時鐘脈沖CP由低電平正躍到高電平(↑)瞬間電壓的變化;而下降沿則是指CP由高電平負躍到低電平(↓)瞬間電壓的變化。邊沿觸發器主要有邊沿D觸發器和邊沿JK觸發器。1.邊沿D觸發器1)邏輯符號圖310所示為邊沿D觸發器的邏輯符號,D為信號輸入端,框內的“>”表示觸發器按邊沿觸發方式工作。在圖310(a)中,時鐘脈沖輸入端C1框外不帶小圓圈,表示用時鐘脈沖CP上升沿(或稱正躍變)觸發,為上升沿D觸發器的邏輯符號。在圖310(b)中,C1框外加了小圓圈,表示用時鐘脈沖CP下降沿(或稱負躍變)觸發,為下降沿D觸發器的邏輯符號。2)邏輯功能【仿真掃一掃】

上升沿有效D觸發器功能測試。在Multisim中連接電路如圖311所示。其中,脈沖發生器每2秒鐘產生一個時鐘脈沖,通過開關使輸入信號在0和1之間切換,通過電平指示燈和示波器,觀察D觸發器的Q輸出端的狀態和D觸發器輸出動作的特點。示波器的波形圖如圖312所示,其中第一個波形是時鐘脈沖的波形,第二個波形是觸發器輸出端Q的輸出波形。初始狀態觸發器輸入端D接地,在第1個CP到來之前,按下控制鍵,D接高電平,在CP時鐘上升沿到來之前,觸發器輸出端燈不亮,保持原來狀態,CP時鐘上升沿到來瞬間,燈亮,輸出端Q由0翻轉到1;按下控制鍵,D接低電平,但輸出端Q保持1不變,直到第2個時鐘上升沿到來,輸出端才瞬間由1翻轉到0。由此可見,上升沿D觸發器只有在CP上升沿作用瞬間才會翻轉到和輸入端D相同的狀態,而在CP其他時間內,不管D端輸入信號如何變化,觸發器的輸出狀態不會改變。(1)上升沿D觸發器的特性表。根據仿真實例的分析歸納,可以得出上升沿D觸發器的特性表,如表35所示。(2)觸發器的特性方程。圖310(a)所示上升沿D觸發器的特性方程為:Qn+1=D(CP上升沿有效)。2.邊沿JK觸發器1)邏輯符號JK觸發器是另一類常用觸發器,除了時鐘輸入之外,這

種

觸

發

器

有兩個控制輸入端。這兩個控制信號分別為J和K,JK觸發器是以集成電路的發明人JackKilby的名字命名

的。邊

沿JK觸

發

器

的

邏

輯

符

號

如

圖314所

示。圖314(a)所示為由時鐘脈沖CP下降沿觸發的JK觸發器的邏輯符號,圖314(b)所示為由時鐘脈沖CP上升沿觸發的JK觸發器的邏輯符號。2)邏輯功能(1)JK觸發器的特性表。通過仿真或實驗即可得出JK觸發器的特性表。下面討論如圖314(a)所示的下降沿觸發的JK觸發器的特性表。JK觸發器在時鐘脈沖的觸發沿根據J和K輸入的狀態存儲數據。當加載時鐘脈沖后,觸發器的輸出取決于J和K輸入的狀態。如圖315(a)所示,當J輸入高電平且K輸入低電平時,觸發器將在時鐘脈沖的觸發邊沿(下降沿)進入置位狀態(Q為高電平)。如果它本來就是置位狀態,那么它將保持在置位狀態。如圖315(b)所示,當J輸入為低電平且K輸入為高電平時,觸發器將在時鐘脈沖的觸發邊沿(下降沿)進入復位狀態(Q為低電平)。如果它本來就是復位狀態,那么它將保持在復位狀態。如圖315(c)所示,當J和K輸入都是高電平時,觸發器將在時鐘脈沖的觸發邊沿變成與原來狀態相反的狀態(比如原來觸發器為0狀態,現在輸出變為1狀態),即翻轉。如圖315(d)所示,當J和K輸入都為低電平時,觸發器將保持原來的狀態不變。根據以上結論,可以得出下降沿JK觸發器的特性表,如表36所示。(2)JK觸發器的特性方程。圖314(a)所示下降沿JK觸發器的特性方程為3.1.4常用集成觸發器1.集成上升沿D觸發器74LS741)引腳排列圖和邏輯符號2.集成下降沿JK觸發器74LS1121)引腳排列圖和邏輯符號74LS112為雙下降沿JK觸發器,該觸發器內含兩個相同的JK觸發器,它們都帶有異步置0和異步置1輸入端,屬于下降沿觸發的邊沿觸發器,其引腳排列圖和邏輯符號如圖319所示。2)邏輯功能表38是74LS112的功能表,從表中可以看出74LS112具有以下功能:3.1.5仿真實驗:集成觸發器邏輯功能的仿真測試1.單次脈沖產生器按圖323(a)連接電路,連續按J1鍵,探針亮暗交替,構成單次脈沖產生器,在圖323(a)選中除探針X1以外部分,點擊Place菜單下的Replacebysubcircuit生成如323(b)所示的單次脈沖子電路。2.74LS74的邏輯功能測試按圖324連接電路,并根據表39進行測試及記錄,并分析其邏輯功能,完成表310。輸入端的“1”表示接高電平,“0”表示接低電平,輸出端“1”表示探針亮,“0”表示探針滅。3.74LS112邏輯功能測試按圖325連接電路,并根據表311進行測試及記錄,分析74LS112的功能,完成表312。任務3.2雙音報警器的仿真與制作3.2.1555定時器及其應用555定時器又稱為時基電路,因其電路結構簡單、功能靈活、使用方便而得到廣泛的應用,只要在其外部接少數電阻和電容,就可以構成單穩態觸發器、多諧振蕩器和施密特觸發器等。555定時器根據電路內部器件的類型可分為雙極型(TTL型)和單極型(CMOS型)兩種,電源電壓的使用范圍較廣,雙極型為5~16V,單極型為3~18V,每種類型的定時器電路都有單定時器電路和雙定時器電路。1.555定時器的電路結構及其功能1)電路結構555定時器內部電路及引腳圖如圖326所示,一般由分壓器、比較器、觸發器和開關及輸出等部分組成。(1)電阻分壓器。電阻分壓器由三個等值的電阻串聯而成,將電源電壓VCC分為三等份,作用是為比較器提供兩個參考電壓UR1、UR2。若控制端CO懸空,則比較器C1的同相輸入端參考電壓

比較器C2的反相輸入端參考電壓

若控制端CO外加控制電壓(2)比較器。比較器由兩個結構相同的集成運算放大器C1、C2構成。C1用來比較參考電壓UR1和閾值輸入端電壓UTH的大小,確定UO1的狀態;C2用來比較參考電壓UR2和觸發輸入端電壓UTR的大小,確定UO2的狀態。(3)基本RS觸發器。與非門G1和G2構成基本RS觸發器,由集成運算放大器C1、C2的輸出信號UO1和UO2決定其輸出端

的狀態。2.555定時器構成施密特觸發器施密特觸發器的重要特點就是能夠把變化非常緩慢的輸入脈沖波形整形成為適合于數字電路需要的矩形脈沖,而且由于具有滯回特性,所以抗干擾能力很強,因此在脈沖的產生和整形電路中應用廣泛。1)電路結構將555定時器的閾值輸入端TH和觸發輸入端

連在一起作為輸入信號ui的輸入端即可構成施密特觸發器,電路結構如圖327(a)所示。3)滯回特性由上述分析可見,電路的正向閾值電壓與負向閾值電壓不同,圖328是施密特觸發器的電壓傳輸特性曲線,它直觀地反映了施密特觸發器的滯回特性。回差電壓ΔUT又稱為滯回電壓,其定義為上限閾值電壓和下限閾值電壓之差,3.555定時器構成單穩態觸發器單穩態觸發器具有如下特點:(1)它有一個穩定狀態和一個暫穩狀態;(2)在外來觸發脈沖的作用下,能夠由穩定狀態翻轉到暫穩狀態;(3)暫穩狀態維持一段時間后,將自動返回到穩定狀態,而暫穩狀態時間的長短,與觸發脈沖無關,僅取決于電路本身的參數。單穩態觸發器在數字系統和裝置中,一般用于定時、整形以及延時等。住宅小區樓梯間的延時燈就是單穩態觸發器的一個典型應用。3)暫穩狀態時間(輸出脈沖寬度)暫穩狀態持續的時間又稱輸出脈沖寬度,用tW表示。它由電路中電容兩端的電壓來決定,tW≈1.1RC。4.555定時器構成多諧振蕩器1)電路結構將555定時器放電管的集電極通過電阻R1接電源VCC,再通過R2、C與地相接,將閾值電平輸入端與觸發輸入端直接相連,接于R2、C之間,多諧振蕩器的電路如圖330(a)所示。4)改進電路圖330(a)所示電路占空比不可調,若將電路的充放電回路分開,則構成占空比可調的多諧振蕩器,電路如圖331所示。3.2.2555定時器應用電路和雙音報警器的仿真測試1.多諧振蕩器仿真測試(1)單擊Multisim元器件欄中的“PlaceMixed”按鈕,如圖332所示,從彈出的對話框的“Family”欄中選“TIMER”,再在“Component”欄中選“LM555CM”,如圖333所示,點擊對話框右上角的“OK”按鈕將555電路調出放置在繪圖區。(2)從Multisim軟件元器件欄中調出其他元件,并從基本界面右側調出虛擬雙蹤示波器,按圖334在繪圖區建立仿真實驗電路。(3)打開仿真開關,雙擊示波器圖標,觀察屏幕上的波形,示波器面板設置如圖335所示。利用屏幕上的讀數指針對波形進行測量,并將結果填入表314中。2.單穩態觸發器仿真測試(1)按圖336在Multisim中畫出仿真電路。其中,信號源從元器件欄的“Source”電源庫中調出,選取對話框“Family”欄的“SIGNAL_VOLTAG...”,然后在“Component”欄中選“CLOCK_VOLTAGE”,點擊對話框右上角“OK”按鈕,將其調入繪圖區,然后雙擊圖標,在彈出的對話框中,將“Frequency”欄設為5kHz,“Duty”欄設為90%,點擊對話框下方“確定”退出;XSC1為虛擬4蹤示波器。(2)打開仿真開關,雙擊虛擬4蹤示波器圖標,從打開的放大面板上可以看到Vi、VC和Vo的波形,如圖337所示。4蹤示波器面板設置如圖337所示。(3)利用屏幕上的讀數指針讀出單穩態觸發器的暫穩態時間,并與用公式tW=1.1RC計算的理論值比較。3.雙音報警電路的仿真測試用兩個555定時器構成一個雙音報警電路,請根據圖338連接電路和設置參數,使用虛擬示波器觀察U1輸出端波形和U2輸出端波形,同時觀察LED1和LED2的工作情況。調整示波器面板參數,使U1輸出端和U2輸出端波形清晰可見,波形參考圖如圖339所示。3.2.3雙音報警器的制作1.工作原理圖338所示為模擬救護車變音警笛聲的雙音報警器電路原理圖,圖中U1和U2兩片555定時器都接成多諧振蕩器的工作方式。其中,U1輸出的方波信號通過R5去控制U2的5腳電平。當U1輸出高電平時,LED1點亮,LED2不亮,由U2組成的多諧振蕩器電路輸出頻率較低的一種音頻;當U1輸出低電平時,LED2點亮,LED1不亮,由U2組成的多諧振蕩器電路輸出頻率較高的另一種音頻。因此,U2的振蕩頻率被U1的輸出電壓調制為兩種音頻頻率,使揚聲器發出“嘀、嘟、嘀、嘟、……”的與救護車鳴笛聲相似的變音警笛聲,同時紅色和綠色兩個發光二極管交替閃亮,實現了雙音報警。雙音報警電路的波形圖如圖339所示。2.元器件清單雙音報警電路的元器件清單如表315所示。3.電路制作與調試(1)根據雙音報警器電路原理圖畫出電路連接圖。NE556是雙定時器,一片NE556集成了兩個555定時器,其引腳排列圖如圖340所示。(2)根據畫出的電路連接圖,在面包板上搭建電路。(3)調試注意事項如下:①

電路加+5V直流電壓。②

如果兩個LED燈不能交替點亮或者揚聲器的聲音不能清楚地區別出兩個音,請輕輕調節電位器R5,直至雙音報警器紅色和綠色發光二極管交替閃亮,而且揚聲器清楚地發出“嘀、嘟、嘀、嘟、……”的聲音。任務3.3智力競賽搶答器的制作3.3.1智力競賽搶答器電路結構與工作原理1.邏輯要求由觸發器構成的智力競賽搶答器可以允許四名選手進行搶答,任何一名選手先將某一按鍵按下,則與其對應的發光二極管(指示燈)被點亮,同時蜂鳴器發出響聲,表示此人搶答成功;而緊隨其后的其他按鍵再被按下均無效,指示燈仍保持第一個按鍵按下時所對應的狀態不變。電路設有主持人控制的復位操作按鍵,當主持人按下復位按鍵后,搶答電路清零,松開后則允許下一輪搶答。2.電路組成根據電路的邏輯功能設計出的電路如圖341所示,該電路由集成觸發器74LS175、雙4輸入與非門74LS20、四2輸入與非門74LS00、六反相器74LS04以及由555定時器構成的脈沖產生電路構成。其中S1、S2、S3、S4為4路搶答按鍵,S5為主持人復位按鍵。74LS175為四D觸發器,其內部具有4個獨立的D觸發器,4個觸發器的輸入端分別為D1、D2、D3、D4,輸出端為

四D觸發器具有共同的上升沿觸發的時鐘端(CP)和共同的低電平有效的清零端3.3.2利用Multisim對電路進行仿真測試1.繪制仿真電路在Multisim中參照圖343繪制智力競賽搶答器的仿真電路。2.運行仿真,驗證電路功能(1)打開仿真開關,按下清零開關J5后,所有指示燈滅。(2)分別按下J1、J2、J3、J4各鍵,觀察對應指示燈是否點亮。(3)當其中某一指示燈點亮時,再按其他鍵,觀察其他指示燈的變化。3.3.3制作電路1.元器件清單智力競賽搶答器的元器件清單如表316所示。2.電路的制作與調試(1)應用AltiumDesigner軟件設計印制電路板。參考印制板圖如圖344所示。(2)制版。(3)安裝與調試。①

在印制板上安裝時要注意安裝工藝要求,注意集成電路的安裝方向,指示燈的正負極。②

安裝完成后,仔細檢查,用萬用表檢查各集成電路電源線連接是否正確,檢查無誤后,再通電調試。③

驗證功能是否正確。

項

目

小

結(1)觸發器是數字系統中常用的邏輯單元,它是一個具有記憶功能的二進制信息存儲元件,是構成多種時序電路的最基本邏輯單元。觸發器具有兩個穩定狀態,即“0”和“1”,在一定的外界信號作用下,可以從一個穩定狀態翻轉到另一個穩定狀態。(2)根據邏輯功能的不同,觸發器可以分為RS觸發器、JK觸發器、D觸發器、T觸發器和T'觸發器。(3)基本RS觸發器是由兩個與非門(也可以是兩個或非門)輸入和輸出交叉耦合組成的正反饋電路,它的輸出狀態由輸入信號的電平控制,它是組成其他各種功能觸發器的基本電路。(4)同步觸發器是在基本RS觸發器的基礎上增加了輸入控制門組成的,觸發器的輸出狀態由輸入信號決定,翻轉時刻由時鐘脈沖的電平控制。由于同步觸發器存在空翻現象,使用受到很大的限制。它不能用于計數器、移位寄存器等,只有在時鐘脈沖為高電平期間,輸入信號不變的情況下用作數據鎖存器。(5)邊沿觸發器主要有邊沿D觸發器和邊沿JK觸發器,它們輸出狀態的改變只發生在時鐘脈沖上升沿或者下降沿到達時刻,而在其他時間時鐘脈沖均不起作用。因此,邊沿觸發器具有很強的抗干擾能力。它們的特性方程分別為:集成邊沿D觸發器74LS74使用時鐘脈沖上升沿觸發,集成邊沿JK觸發器使用時鐘脈沖下降沿觸發。(6)通過Multisim軟件繪制測試電路,對邊沿D觸發器74LS74和邊沿JK觸發器進行邏輯功能測試,加深學生對觸發器預置端的作用和邊沿觸發器動作特點的理解。(7)555定時器是一種多用途的集成電路,只需外接少量阻容元件便可構成施密特觸發器、單穩態觸發器和多諧振蕩器。由于555定時器使用方便、靈活,有較強的負載能力和較高的觸發靈敏度,因此,它在自動控制、儀器儀表、家用電器等許多領域都有著廣泛的應用。(8)施密特觸發器有兩個穩定狀態,有兩個不同的觸發電平,因此具有回差特性。它的兩個穩定狀態是靠兩個不同的電平來維持的。輸出脈沖的寬度由輸入信號的波形決定,此外調節回差電壓的大小,也可改變輸出脈沖的寬度。(9)單穩態觸發器有一個穩態和一個暫穩態。其輸出脈沖的寬度只取決于電路本身定時元件R、C的數值,與輸入信號沒有關系。輸入信號只起到觸發電路進入暫穩態的作用,改變定時元件R、C的數值可調節輸出脈沖的寬度。(10)多諧振蕩器沒有穩定狀態,只有兩個暫穩態,暫穩態間的相互轉換完全靠電路本身電容的充電和放電自動完成,因此多諧振蕩器接通電源后就能輸出周期性的矩形脈沖,改變定時元件R、C的數值,可調節振蕩頻率。(11)通過雙音報警電路的設計與制作,加深學生對555定時器的認識和應用,同時提高實踐動手能力。(12)通過智力競賽搶答器的設計與制作,讓學生了解數字電路設計的方法,加深對觸發器的理解,同時培養學生應用Multisim軟件進行電路仿真的能力,培養學生的實踐動手能力。任務4.1時序邏輯電路的分析方法

任務4.2計數器

任務4.3寄存器和移位寄存器

任務4.4簡易數字電子鐘的設計、仿真與制作任務4.1時序邏輯電路的分析方法4.1.1時序邏輯電路的特點時序邏輯電路又稱為時序電路,它主要由存儲電路和組合邏輯電路兩部分組成,如圖41所示。與組合邏輯電路不同,時序邏輯電路的特點是在任何時刻的輸出狀態不僅取決于當時的輸入信號,而且還取決于電路原來的狀態。為了保存電路的狀態,在時序邏輯電路中具有記憶功能的存儲單元(觸發器)是必須具備的,而組合邏輯電路在有些時序邏輯電路中則可以沒有。4.1.2同步時序邏輯電路的分析方法時序邏輯電路根據時鐘脈沖CP控制方式的不同,可分為同步時序邏輯電路和異步時序邏輯電路兩大類。同步時序邏輯電路如圖42所示,各觸發器的CP端連在一起,使用同一個時鐘信號,各觸發器的狀態變化是同時進行的;異步時序邏輯電路至少有一個觸發器的CP端與其他觸發器的CP端不連在一起,各觸發器使用不同的時鐘信號,各觸發器的狀態變化不同步。同步時序邏輯電路中的存儲單元常用JK觸發器或D觸發器。時序邏輯電路的分析是根據給定的電路,寫出它的方程式、列出狀態轉換表、畫出狀態轉換圖和時序圖,然后分析出電路所實現的邏輯功能。在同步時序邏輯電路中,由于所有觸發器都由同一個時鐘脈沖信號CP來觸發,它只控制觸發器的翻轉時刻,而對觸發器翻轉到何種狀態并無影響,所以,在分析同步時序邏輯電路時,可以不考慮時鐘條件。同步時序邏輯電路的一般分析步驟如下。1.寫出方程式根據邏輯電路圖,寫出時序邏輯電路的輸出方程、各觸發器的驅動方程和狀態方程。(1)輸出方程。時序邏輯電路的輸出邏輯表達式,它通常為現態和輸入信號的函數。(2)驅動方程。各觸發器輸入端的邏輯表達式。如JK觸發器J和K端的邏輯表達式,D觸發器D端的邏輯表達式等。(3)狀態方程。將驅動方程代入相應觸發器的特性方程中,便得到該觸發器的狀態方程。時序邏輯電路的狀態方程由各觸發器次態的邏輯表達式組成。2.列出狀態轉換表將電路現態(Qn)的各種取值代入狀態方程和輸出方程中進行計算,求出相應的次態(Qn+1)和輸出,從而列出狀態轉換表。若現態的起始值已給定,則從給定值開始計算;若沒有給定,則可設定一個現態起始值依次進行計算。時序邏輯電路的輸出由電路中觸發器的現態來決定。3.說明電路的邏輯功能根據狀態轉換表說明電路的邏輯功能。4.畫出狀態轉換圖和時序圖狀態轉換圖是指電路由現態轉換到次態的示意圖。電路的時序圖是在時鐘脈沖CP作用下,各觸發器狀態變化的波形圖,通常是根據時鐘脈沖CP和狀態轉換表繪制的。任務4.2計

數

器計數器是數字系統中應用最廣泛的時序邏輯部件之一,其基本功能是計數,即累計輸入脈沖的個數,此外還具有定時、分頻、信號產生和數字運算等作用。計數器累計輸入脈沖的最大數目稱為計數器的“模”,用M表示。如M=6計數器,又稱六進制計數器。所以,計數器的“模”實際上為計數電路的有效狀態數。計數器主要由時鐘脈沖控制的觸發器組成,種類很多,它的主要分類如下。1.按計數進制分二進制計數器:指按二進制數運算規律進行計數的電路。十進制計數器:指按十進制數運算規律進行計數的電路。任意進制計數器:指除二進制計數器和十進制計數器之外的其他進制計數器。如六進制計數器、六十進制計數器等。2.按計數增減分加法計數器:指隨著計數脈沖的輸入作遞增計數的電路。減法計數器:指隨著計數脈沖的輸入作遞減計數的電路。加/減計數器:指在加/減控制信號作用下,可遞增計數,也可遞減計數的電路,又稱可逆計數器。3.按計數脈沖的輸入方式分異步計數器:指計數脈沖只加到部分觸發器的時鐘脈沖輸入端上,而其他觸發器的觸發信號則由電路內部提供,應翻轉的觸發器狀態更新有先有后的計數器。同步計數器:指計數脈沖同時加到所有觸發器的時鐘信號輸入端,使應翻轉的觸發器同時翻轉的計數器。顯然,它的計數速度要比異步計數器快得多。4.2.1異步計數器1.異步二進制計數器1)異步二進制加法計數器圖44(a)所示為由JK觸發器組成的4位異步二進制加法計數器的邏輯圖,圖中JK觸發器都接成T'觸發器,用計數脈沖CP的下降沿觸發。它的工作原理如下:計數前在計數器的置0端

上加負脈沖,使各觸發器都為0狀態,即Q3Q2Q1Q0=0000狀態。在計數過程中,為高電平。當輸入第1個計數脈沖CP時,第1位觸發器FF0由0狀態翻到1狀態,Q0端輸出正躍變,FF1不翻轉,保持0狀態不變。這時,計數器的狀態為Q3Q2Q1Q0=0001。當輸入第2個計數脈沖時,FF0由1狀態翻到0狀態,Q0輸出負躍變,FF1則由0狀態翻到1狀態,Q1輸出正躍變,FF2保持0狀態不變。這時,計數器的狀態為Q3Q2Q1Q0=0010。依次類推,當連續輸入計數脈沖CP時,只要低位觸發器由1狀態翻到0狀態,相鄰高位觸發器的狀態便改變。計數器中各觸發器的狀態轉換順序如表42所示,由該表可看出:當輸入第16個計數脈沖CP時,4個觸發器都返回到初始的Q3Q2Q1Q0=0000狀態,同時計數器的Q3輸出一個負躍變的進位信號。從輸入第17個計數脈沖CP開始,計數器又開始了新的計數循環。可見,圖44(a)所示電路為十六進制計數器。圖44(b)所示為4位二進制加法計數器的時序圖(或稱工作波形或時序波形),由該圖可看出:FF0觸發器的輸出Q0頻率為輸入時鐘CP頻率的1/2,FF1觸發器的輸出Q1頻率是時鐘CP頻率的1/4,FF2觸發器的輸出Q2頻率是時鐘CP頻率的1/8,FF3觸發器的輸出Q3頻率是時鐘CP頻率的1/16,即輸入的計數脈沖每經一級觸發器,其周期增加一倍,頻率降低一半。所以,圖44(a)所示計數器又是一個16分頻器。圖45所示為由D觸發器組成的4位異步二進制加法計數器的邏輯圖。由于D觸發器用輸入脈沖的上升沿觸發,因此,每個觸發器的進位信號由

端輸出。其工作原理請讀者自行分析。2)異步二進制減法計數器將圖44(a)所示的邏輯電路圖中各觸發器的輸出由Q端改為

端和相鄰高位觸發器的CP端相連后,則構成了異步二進制減法計數器,電路如圖46所示。其狀態轉換表如表43所示。2.異步十進制加法計數器由于觸發器的異步置0信號優先于其他所有輸入信號,因此,利用這一特點可通過反饋控制電路將4位異步二進制加法計數器改造成異步十進制加法計數器,電路如圖47所示。在輸入計數脈沖CP作用下,計數器從Q3Q2Q1Q0=0000狀態(十進制數0)開始按照異步二進制加法規律進行計數,從0000計到1001。當輸入第10個計數脈沖CP時,計數器的狀態為Q3Q2Q1Q0=1010,這時,Q3和Q1都為高電平1,與非門輸入全1,輸出低電平0,即RD=0,使計數器立即置0回到初始的Q3Q2Q1Q0=0000狀態,從而實現了十進制加法計數。此后,與非門輸出高電平1,計數器又可開始新一輪計數。4.2.2同步計數器1.同步二進制計數器1)同步二進制加法計數器同步二進制加法計數器與異步二進制加法計數器比較,兩者的狀態表和工作波形一樣,但電路結構不同:異步二進制加法計數器的電路組成是將觸發器接成計數觸發器,最低位觸發器用計數脈沖CP觸發,其他觸發器用相鄰低位輸出的下降沿(或上升沿)觸發。而同步二進制加法計數器的電路組成是將觸發器接成T觸發器,各觸發器都用計數脈沖CP觸發,最低位觸發器的T輸入為1,高位觸發器的T輸入為其低位各觸發器輸出信號相與,只有低位各觸發器輸出都為1時,高位觸發器的狀態在CP脈沖作用下才會翻轉。圖48所示為由JK觸發器組成的4位同步二進制加法計數器,用下降沿觸發。下面分析它的工作原理。由圖48可得輸出方程:驅動方程:由式(45)可知:最低位觸發器FF0為T'觸發器,每輸入一個計數脈沖CP,輸出Q0狀態變化一次。FF1為T觸發器,在Q0=0時,即T=0,保持原狀態不變;在Q0=1時,即T=1,在下一個計數脈沖CP下降沿作用下,FF1狀態翻轉。同樣,FF2和FF3也為T觸發器。同理,FF2的輸出Q2在Q0和Q1都為1狀態后的下一個計數脈沖CP下降沿作用下狀態翻轉;FF3的輸出Q3在Q2、Q1和Q0都為1狀態后的下一個計數脈沖CP下降沿作用下狀態翻轉。可見,圖48所示電路狀態改變符合表42所示二進制加法規律,因此,為4位同步二進制加法計數器。圖48所示計數器當輸入第15個計數脈沖CP時,Q3Q2Q1Q0=1111,進位輸出CO=Q3Q2Q1Q0=1;當輸入第16個計數脈沖CP時,計數器返回初始的0000狀態,同時,CO由1變為0,輸出一個負躍變的進位信號,使相鄰高位計數器加1,從而實現了逢16進1的計數。2)同步二進制減法計數器將圖48所示的二進制加法計數器的輸出由Q端改為

端,便構成同步二進制減法計數器。2.同步十進制計數器同步十進制加法計數器是在4位同步二進制加法計數器的基礎上經過適當修改獲得的。它跳過了1010~1111六個狀態,利用了自然二進制數的前十個狀態0000~1001實現了8421BCD碼十進制加法計數。其邏輯圖如圖49所示。由圖49可得輸出方程:驅動方程:狀態方程:計數器在計數前,通過異步清零端對各觸發器進行清零,使各觸發器的輸出狀態為Q3Q2Q1Q0=0000;隨著計數脈沖的輸入,計數器在CP下降沿作用下,狀態發生周期性變化,進行計數。根據狀態方程、輸出方程可得圖49電路的狀態轉換表如表44所示,由狀態表得狀態轉換圖如圖410所示。由狀態轉換表可看出,圖49所示電路在輸入第10個計數脈沖后返回到初始狀態0000,同時進位輸出端CO向高位輸出一個負躍變的進位信號,從而實現了十進制計數。4.2.3集成計數器及其應用用觸發器構成的計數器在數字系統中應用極其廣泛,因此制造商生產了各種不同功能的通用集成器件,設計人員可以根據廠商提供的器件功能表,了解器件的功能特性,輸入、輸出之間的關系及應用方法,從而選擇合適的器件組成系統。下面介紹幾種常用集成計數器芯片。2.集成同步十進制計數器74LS160和74LS16274LS160是同步8421BCD加法計數器,其邏輯符號和功能表分別如圖414和表46所示。3.利用集成計數器實現任意進制計數器中規模集成計數器的功能完善、使用方便靈活,模為M的集成計數器可以被用來實現模為任意進制(N進制)的計數器電路。利用集成計數器的清零功能(控制端)或預置數功能(控制端)可以減小計數器的模,而多片集成計數器相連又可以擴展計數器的模。1)利用反饋法實現N進制(N<M)計數器利用反饋法可減小原有計數長度。這種方法的原理是,當計數器計數到某一數值時,將電路產生的置位脈沖或復位脈沖,加到計數器預置數控制端或各個觸發器清零控制端,使計數器恢復到起始狀態,從而達到改變計數器模的目的。此方法又分為預置數法和清零法。(1)預置數法。利用計數器的置數控制端在計數器計數到某一狀態后產生一個置數信號,使計數的狀態回到起始狀態。利用同步置數功能實現N進制計數器時,計數器的并行數據輸入端D0~D3必須接入計數起始數據,并置入計數器。由于同步置數控制端獲得置數信號后,D0~D3輸入的數據并不能立即置入計數器,還需再輸入一個計數脈沖CP才能置入計數器。因此,利用同步置數功能構成N進制計數器的方法是:在輸入第N-1個計數脈沖CP后,將計數器輸出Q3Q2Q1Q0中的高電平1通過反饋控制電路產生的置數信號加到同步置數控制端

上,這樣,在輸入第N個計數脈沖CP后,D0~D3輸入的數據被置入計數器,使電路返回到初始的預置狀態,從而實現了N進制計數。而異步置數控制端獲得置數信號時,并行輸入的數據便立即被置入計數器相應的觸發器中,因此利用異步置數控制端構成N進制計數器,只要在輸入第N個計數脈沖后,產生一個置數信號加到置數控制端,使計數器返回初始狀態。利用同步置數功能實現N進制計數器的方法如下(適用于從0開始計數):①

寫出N進制計數器狀態SN-1的二進制代碼。②

寫出反饋置數函數,即根據SN-1寫出同步置數控制端的邏輯表達式。③

畫連線圖。主要根據反饋置數函數畫連線圖。4.2.4仿真實驗:任意進制計數器的設計(1)利用集成計數器74LS160設計一個五進制計數器,分別采用清零法和預置數法實現,先通過Multisim軟件進行仿真,驗證其正確性,然后在圖425中畫出連線圖。(2)試用74LS163構成十三進制計數器,分別采用清零法和預置數法實現,先通過Multisim軟件進行仿真,驗證其正確性,然后在圖426中畫出連線圖。(3)利用74LS161設計一個計數器,狀態轉換圖如圖427(a)所示,請問:①

它是幾進制計數器?②

可用清零法和預置數法哪一種方法實現?③

請在圖427(b)中畫出電路連線圖,并通過Multisim軟件進行仿真。任務4.3寄存器和移位寄存器寄存器是存放數碼、運算結果或指令的電路,移位寄存器不但可以存放數碼,而且在移位脈沖作用下,寄存器中的數碼可根據需要向左或向右移位。寄存器和移位寄存器是數字系統和計算機中常用的基本邏輯部件,應用很廣。寄存器和移位寄存器是由具有存儲功能的觸發器組合起來構成的,一個觸發器可以存儲1位二進制代碼,存放n位二進制代碼需用n個觸發器來構成。寄存器和移位寄存器存放數碼的方式有并行和串行兩種。并行方式就是數碼各位從各對應位同時輸入到寄存器中;串行方式就是數碼從一個輸入端逐位輸入到寄存器中。從寄存器和移位寄存器中取出數碼的方式也有并行和串行兩種。在并行方式中,數碼各位在對應于各位的輸出端上同時出現被取出;而在串行方式中,數碼在一個輸出端逐位出現被取出。4.3.1寄存器用以存放二進制代碼的電路稱作寄存器。在接收指令(在計算機中稱為寫指令)控制下,將數據送入寄存器存放;需要時可在輸出指令(讀出指令)控制下,將數據由寄存器輸出。它的輸入與輸出均采用并行方式。當新數據被接收脈沖存入寄存器時,原存的舊數據便被自動刷新。(3)保持:當=1,且CP不為上升沿時,各觸發器保持原狀態不變。上述寄存器在輸入數碼時各位數碼同時進入寄存器,取出時各位數碼同時出現在輸出端,因此這種寄存器為并行輸入并行輸出寄存器。4.3.2移位寄存器移位寄存器不僅能存儲數據,還具有移位的功能。所謂移位,就是寄存器中所存的數據能在移位脈沖作用下依次左移或右移。因此,移位寄存器采用串行輸入數據,可用于存儲數據、數據的串入

并出轉換、數據的運用及處理等。根據數據在寄存器中移動情況的不同,可把移位寄存器分為單向移位(左移、右移)寄存器和雙向移位寄存器,下面分別介紹。所以第1個數碼1存入FF0,寄存器的狀態為Q0Q1Q2Q3=1000。輸入第2個移位脈沖CP時,4個觸發器又輸出跟隨輸入,第2個數碼0存入FF0,Q0=0,FF0中原來的數碼存入FF1,Q1=1,寄存器的狀態為Q0Q1Q2Q3=0100,數碼向右移了一位。依此類推,這樣,在4個移位脈沖CP作用下,輸入的4位串行數碼1011全部存入移位寄存器中,移位情況如表47所示。移位寄存器中的數碼Q0Q1Q2Q3可以并行輸出,實現了數據的串行輸入

并行輸出傳送。如果再輸入4個移位脈沖,則輸入數據“1011”逐位從Q3端輸出,實現數據的串行輸入串行輸出傳送。由于數據依次從低位移向高位,即從左向右移動,所以為右移寄存器。(3)保持:當RD=1,且CP不為上升沿時,各觸發器保持原狀態不變,即實現數據的記憶存儲功能。由D觸發器構成的4位左移移位寄存器電路如圖430所示。其工作原理和右移移位寄存器相同,具體工作過程請讀者自行分析。2.雙向移位寄存器由前面討論的單向移位寄存器的工作原理可知,右移移位寄存器和左移移位寄存器的電路結構是基本相同的,若適當加入一些控制電路和控制信號,就可將右移移位寄存器和左移移位寄存器結合在一起,構成雙向移位寄存器。圖433所示為集成4位雙向移位寄存器74LS194的引腳圖和邏輯圖。圖中,為異步清零端,低電平有效;D0~D3為并行數碼輸入端;DSR為右移串行數碼輸入端;DSL為左移串行數碼輸入端;M0和M1為工作方式控制端;Q0~Q3為并行數碼輸出端;CP為移位脈沖輸入端,上升沿有效。74LS194的邏輯功能如表48所示。4.3.3移位寄存器的應用1.構成環形計數器圖434(a)所示為由雙向移位寄存器CT74LS194構成的4位環形計數器。當取M1M0=10、D0D1D2D3=0001,并使電路處于Q0Q1Q2Q3=D0D1D2D3=0001,同時將Q0和左移串行數碼輸入端DSL相連時,隨著移位脈沖CP的輸入,電路開始左移操作,由Q3→Q2→Q1→Q0依次輸出脈沖,其狀態如表49所示。根據狀態表畫出其波形如圖434(b)所示,輸出脈沖寬度為CP的一個周期。該環形計數器實際上也是一個順序脈沖發生器。