數(shù)字邏輯電路知到智慧樹章節(jié)測試課后答案2024年秋長春理工大學(xué)第一章單元測試

數(shù)字系統(tǒng)中，采用（）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。

A:ASCII碼B:BCD碼C:補(bǔ)碼D:原碼

答案:補(bǔ)碼下列四個(gè)數(shù)中最大的數(shù)是（）。

A:8421BCD碼（001010000010）B:二進(jìn)制數(shù)（10100000）C:十進(jìn)制數(shù)（198）D:16進(jìn)制數(shù)（AF）

答案:8421BCD碼（001010000010）已知十進(jìn)制數(shù)（10.4），下列結(jié)果與之相等的是（）。

A:二進(jìn)制數(shù)（1010.1）B:十六進(jìn)制數(shù)（A.8）C:八進(jìn)制數(shù)（12.4）D:五進(jìn)制數(shù)（20.2）

答案:五進(jìn)制數(shù)（20.2）有一數(shù)碼10010011，（）。

A:作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)93B:作為2421BCD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)93C:作為余3碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)60

答案:作為余3碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)60將8421BCD碼10000011轉(zhuǎn)換成二進(jìn)制數(shù)為（）。

A:01000011B:000100110001C:01010011D:10000011

答案:01010011二進(jìn)制數(shù)（01100111）對應(yīng)的格雷碼是（）。

A:01101000B:01010100C:01100111D:00110001

答案:01010100格雷碼（01100111）對應(yīng)的二進(jìn)制數(shù)碼為（）。

A:01010100B:01111110C:01111010D:01010101

答案:010101008421BCD碼（01100001）對應(yīng)的2421BCD碼為（）。

A:00011110B:11000001C:11001110D:00110001

答案:11000001十進(jìn)制數(shù)（35.72）對應(yīng)的余3碼為（）。

A:00110101.11010010B:00110101.01110010C:01101000.10100101D:00111010.11010010

答案:01101000.10100101

第二章單元測試

在變量A和B取值相異時(shí)，其邏輯函數(shù)值為1，相同時(shí)為0，稱為異或運(yùn)算。（）

A:對B:錯(cuò)

答案:對約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會讓其發(fā)生。（）

A:錯(cuò)B:對

答案:對下列關(guān)于異或運(yùn)算的式子中，不正確的是（）。

A:B:C:D:

答案:連續(xù)異或5個(gè)1的結(jié)果是（）。

A:不確定B:1C:邏輯概念錯(cuò)誤D:0

答案:1與邏輯函數(shù)功能相等的表達(dá)式為（）。

A:B:C:D:

答案:邏輯函數(shù)式，化簡后結(jié)果是（）。

A:ABB:C:D:A+B

答案:A+B若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為（）。

A:偶數(shù)B:不確定C:奇數(shù)

答案:奇數(shù)函數(shù)F（A,B,C,D）=AB+BCD的最小項(xiàng)表達(dá)式為（）。

A:F（A,B,C,D）=∏M（0,1,2,3,4,5,6,8,9,10,11）B:F（A,B,C,D）=∑m（7,12,13,14,15）C:F（A,B,C,D）=∏M（7,12,13,14,15）D:F（A,B,C,D）=∑m（0,1,2,3,8）

答案:F（A,B,C,D）=∑m（7,12,13,14,15）函數(shù)F（A,B,C,D）=AB+BCD的最大項(xiàng)表達(dá)式為（）。

A:F（A,B,C,D）=∏M（0,1,2,3,4,5,6,8,9,10,11）B:F（A,B,C,D）=∑m（0,1,2,3,4,5,6,8,9,10,11）C:F（A,B,C,D）=∑m（0,1,2,3,8）D:F（A,B,C,D）=∑m（7,12,13,14,15）

答案:F（A,B,C,D）=∏M（0,1,2,3,4,5,6,8,9,10,11）

第三章單元測試

半導(dǎo)體二極管、三極管、MOS管在數(shù)字電路中均可以作為開關(guān)元件來使用。（）

A:錯(cuò)B:對

答案:對TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。（）

A:錯(cuò)B:對

答案:錯(cuò)CMOS門電路的輸入端在使用中不允許懸空。（）

A:錯(cuò)B:對

答案:對輸出端不能直接線與的門電路有（）。

A:傳輸門B:三態(tài)門C:OC門D:普通CMOS門

答案:普通CMOS門要使CMOS門輸入高電平，不能使用的方法為（）。

A:通過電阻接電源B:直接接高電平C:通過電阻接地

答案:通過電阻接地要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

A:懸空B:接高電平C:通過小電阻接低電平D:和使用端連接在一起

答案:通過小電阻接低電平CC4000系列的CMOS門電路不能直接接（）系列的門電路。

A:74HCB:74LSC:74HD:74HCT

答案:74H下列說法不正確的是（）。

A:當(dāng)高電平表示邏輯0、低電平表示邏輯1時(shí)稱為正邏輯B:OC門輸出端直接連接可以實(shí)現(xiàn)正邏輯的線與運(yùn)算C:集電極開路的門稱為OC門D:三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）

答案:當(dāng)高電平表示邏輯0、低電平表示邏輯1時(shí)稱為正邏輯指出圖中TTL門電路的輸出為（）。

A:高電平B:不確定C:高阻態(tài)D:低電平

答案:高電平

第四章單元測試

組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種方法來描述，它們在本質(zhì)上是相通的，可以互相轉(zhuǎn)換。（）

A:對B:錯(cuò)

答案:對共陰極接法LED數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動(dòng)。（）

A:錯(cuò)B:對

答案:對3線—8線譯碼電路是三—八進(jìn)制譯碼器。（）

A:對B:錯(cuò)

答案:錯(cuò)十六路數(shù)據(jù)選擇器的地址輸入端有四個(gè)。（）

A:錯(cuò)B:對

答案:對能將一個(gè)數(shù)據(jù)，根據(jù)需要傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路，稱為數(shù)據(jù)選擇器。（）

A:錯(cuò)B:對

答案:錯(cuò)組合邏輯電路任意時(shí)刻的穩(wěn)態(tài)輸入，輸入信號作用前的電路原來狀態(tài)有關(guān)。（）

A:錯(cuò)B:對

答案:錯(cuò)二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（）

A:錯(cuò)B:對

答案:對在某些情況下，使組合邏輯電路產(chǎn)生了競爭與冒險(xiǎn)，這是由于信號的超前。（）

A:錯(cuò)B:對

答案:錯(cuò)函數(shù)轉(zhuǎn)換成或非－或非式為（）。

A:B:C:D:

答案:若在編碼器中有50個(gè)編碼對象，則可求輸出二進(jìn)制代碼位數(shù)為（）。

A:6B:10C:5D:50

答案:6一個(gè)譯碼器若有100個(gè)譯碼輸出端，則譯碼輸入端有（）個(gè)。

A:8B:6C:5D:7

答案:7以下錯(cuò)誤的是（）

A:半加器可實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加B:數(shù)字比較器可以比較數(shù)字大小C:編碼器可分為普通全加器和優(yōu)先編碼器

答案:編碼器可分為普通全加器和優(yōu)先編碼器對于8421BCD碼優(yōu)先編碼器，下面說法正確的是（）。

A:有16根輸入線，4根輸出線B:有4根輸入線，16根輸出線C:有4根輸入線，10根輸出線D:有10根輸入線，4根輸出線

答案:有10根輸入線，4根輸出線

第五章單元測試

主從觸發(fā)器存在“一次翻轉(zhuǎn)”現(xiàn)象。（）

A:對B:錯(cuò)

答案:對主從JK觸發(fā)器和邊沿JK觸發(fā)器的特性方程是相同的。（）

A:錯(cuò)B:對

答案:對同一邏輯功能的觸發(fā)器，其電路結(jié)構(gòu)一定相同。（）

A:錯(cuò)B:對

答案:錯(cuò)僅具有翻轉(zhuǎn)功能的觸發(fā)器是T觸發(fā)器。（）

A:錯(cuò)B:對

答案:錯(cuò)觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界輸入信號的作用下，可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)定狀態(tài)。（）

A:對B:錯(cuò)

答案:對同步RS觸發(fā)器具有空翻現(xiàn)象，而主從觸發(fā)器和邊沿觸發(fā)器則克服了空翻現(xiàn)象。（）

A:錯(cuò)B:對

答案:對RS觸發(fā)器的約束條件是RS=0，表示R或S其中至少有一個(gè)為0。（）

A:對B:錯(cuò)

答案:對主從JK觸發(fā)器和邊沿JK觸發(fā)器的邏輯功能完全相同。（）

A:對B:錯(cuò)

答案:對異步復(fù)位端是指觸發(fā)器不管時(shí)鐘CP和輸入為何種狀態(tài)，都將觸發(fā)器的狀態(tài)清零。（）

A:錯(cuò)B:對

答案:對由D觸發(fā)器的特性方程可知輸出只與D有關(guān)，與原狀態(tài)無關(guān)，所以D觸發(fā)器沒有記憶功能。（）

A:對B:錯(cuò)

答案:錯(cuò)如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為（）。

A:500KHzB:200KHzC:100KHzD:50KHz

答案:50KHz在各種集成觸發(fā)器中，抗干擾能力最強(qiáng)的是（）觸發(fā)器。

A:主從B:基本RSC:邊沿D:同步

答案:邊沿對于JK觸發(fā)器，若J=K=1，則可實(shí)現(xiàn)（）觸發(fā)器的邏輯功能。

A:RSB:TC:DD:T’

答案:T’一個(gè)JK觸發(fā)器可存儲（）位二進(jìn)制數(shù)。

A:1B:2C:0D:不確定

答案:1下列描述不正確的是（）。

A:異步時(shí)序電路的響應(yīng)速度要比同步時(shí)序電路的響應(yīng)速度慢B:主從JK觸發(fā)器具有一次翻轉(zhuǎn)現(xiàn)象C:觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1時(shí)觸發(fā)器處于1態(tài)

答案:觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1時(shí)觸發(fā)器處于1態(tài)T觸發(fā)器的功能是（）。

A:翻轉(zhuǎn)、置“0”B:保持、置“1”C:翻轉(zhuǎn)、保持D:置“1”、置“0”

答案:翻轉(zhuǎn)、保持

第六章單元測試

為了記憶電路的狀態(tài)，時(shí)序電路必須包含存儲電路，存儲電路通常以觸發(fā)器為基本單元電路組成。（）

A:錯(cuò)B:對

答案:對同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者的所有觸發(fā)器受同一時(shí)鐘脈沖控制，后者的各觸發(fā)器受不同的時(shí)鐘脈沖控制。（）

A:錯(cuò)B:對

答案:對時(shí)序電路的邏輯功能可用邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖等方法來描述，它們在本質(zhì)上是相通的，可以互相轉(zhuǎn)換。（）

A:錯(cuò)B:對

答案:對時(shí)序邏輯電路包含計(jì)數(shù)器、數(shù)據(jù)選擇器、譯碼器和寄存器。（）

A:錯(cuò)B:對

答案:錯(cuò)同步時(shí)序邏輯電路使用同一時(shí)鐘控制。（）

A:錯(cuò)B:對

答案:錯(cuò)使用同一時(shí)鐘控制的時(shí)序邏輯電路為同步時(shí)序邏輯電路。（）

A:錯(cuò)B:對

答案:錯(cuò)時(shí)序邏輯電路的一般結(jié)構(gòu)由組合電路與（）組成。

A:存儲電路B:譯碼器C:選擇器D:全加器

答案:存儲電路由兩片CT54161中規(guī)模集成電路組成的計(jì)數(shù)器電路，則（）

A:左側(cè)芯片的計(jì)數(shù)模值為12，右側(cè)芯片的計(jì)數(shù)模值為12，總的計(jì)數(shù)模值為144。B:左側(cè)芯片的計(jì)數(shù)模值為5，右側(cè)芯片的計(jì)數(shù)模值為2，總的計(jì)數(shù)模值為10。C:左側(cè)芯片的計(jì)數(shù)模值為5，右側(cè)芯片的計(jì)數(shù)模值為12，總的計(jì)數(shù)模值為60。D:左側(cè)芯片的計(jì)數(shù)模值為12，右側(cè)芯片的計(jì)數(shù)模值為2，總的計(jì)數(shù)模值為24。

答案:左側(cè)芯片的計(jì)數(shù)模值為5，右側(cè)芯片的計(jì)數(shù)模值為2，總的計(jì)數(shù)模值為10。由兩片CT54161中規(guī)模集成電路組成的計(jì)數(shù)器電路，則計(jì)數(shù)器電路的模值為（）

A:左側(cè)芯片的計(jì)數(shù)模值為7，右側(cè)芯片的計(jì)數(shù)模值為8，總的計(jì)數(shù)模值為56。B:左側(cè)芯片的計(jì)數(shù)模值為6，右側(cè)芯片的計(jì)數(shù)模值為8，總的計(jì)數(shù)模值為48。C:左側(cè)芯片的計(jì)數(shù)模值為7，右側(cè)芯片的計(jì)數(shù)模值為9，總的計(jì)數(shù)模值為63。D:左側(cè)芯片的計(jì)數(shù)模值為6，右側(cè)芯片的計(jì)數(shù)模值為9，總的計(jì)數(shù)模值為54。

答案:左側(cè)芯片的計(jì)數(shù)模值為7，右側(cè)芯片的計(jì)數(shù)模值為9，總的計(jì)數(shù)模值為63。分析計(jì)數(shù)器電路的模值，（）

A:當(dāng)M=0時(shí)模值為8；當(dāng)M=1時(shí)，模值為6。B:當(dāng)M=0時(shí)模值為6；當(dāng)M=1時(shí)，模值為8。C:當(dāng)M=0時(shí)模值為5；當(dāng)M=1時(shí)，模值為7。D:當(dāng)M=0時(shí)模值為7；當(dāng)M=1時(shí)，模值為5。

答案:當(dāng)M=0時(shí)模值為8；當(dāng)M=1時(shí)，模值為6。

第七章單元測試

多諧振蕩器有兩個(gè)穩(wěn)定狀態(tài)。（）

A:對B:錯(cuò)

答案:錯(cuò)在單穩(wěn)態(tài)和無穩(wěn)態(tài)電路中，由暫穩(wěn)態(tài)過渡到另一個(gè)狀態(tài)，其“觸發(fā)”信號是由外加觸發(fā)脈沖提供的。（）

A:對B:錯(cuò)

答案:錯(cuò)施密特觸發(fā)器電路具有兩個(gè)穩(wěn)態(tài)，而多諧振蕩器電路沒有穩(wěn)態(tài)。（）

A:對B:錯(cuò)

答案:對如果要把一窄脈沖變換為寬脈沖應(yīng)采用（）。

A:施密特觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)器C:多諧振蕩器

答案:單穩(wěn)態(tài)觸發(fā)器為了將正弦信號轉(zhuǎn)換成與之頻率相同的脈沖信號，可采用（）。

A:單穩(wěn)態(tài)觸發(fā)器B:施密特觸發(fā)器C:移位寄存器D:多諧振蕩器

答案:施密特觸發(fā)器將三角波變?yōu)榫匦尾ǎ柽x用（）。

A:單穩(wěn)態(tài)觸發(fā)器B:多諧振蕩器C:施密特觸發(fā)器D:雙穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器在用555定時(shí)器接成的施密特觸發(fā)電路中，當(dāng)電源電壓為21V時(shí)，而且控制電壓VCO=12V時(shí)，（）。

A:上限閾值電壓為8V，下限閾值電壓為4V，回差為4V。B:上限閾值電壓為12V，下限閾值電壓為6V，回差為6V。C:上限閾值電壓為14V，下限閾值電壓為7V，回差為7V。D:上限閾值電壓為21V，下限閾值電壓為10.5V，回差為10.5V。

答案:上限閾值電壓為12V，下限閾值電壓為6V，回差為6V。下圖所示電路為（）。

A:雙穩(wěn)態(tài)觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)C:施密特觸發(fā)器D:多諧振蕩器

答案:多諧振蕩器下圖所示電路為（）。

A:雙穩(wěn)態(tài)觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)C:多諧振蕩器D:施密特觸發(fā)器

答案:單穩(wěn)態(tài)觸發(fā)