[FPGA應用開發實用技術]課程標準（2023）文號：[2023]***號適用范圍：代碼：類型：B類屬性：專業課性質：必修課學分：4建議學時：64難度：31課程描述（Course）本課程設計以職業教育新要求為切入點，以服務為宗旨，以就業為導向，以提高學生的實踐能力、創造能力、就業能力和創業能力為目標，以職業能力培養為重點，結合企業實際工作業務流程設計和開發教學內容?！禙PGA應用開發實用技術》是高等院校工科本科電子、信息類專業一門重要的專業課程。是我校應用電子學院微電子專業的核心技能課程。課程一般開設于第4學期。本課程系統地介紹FPGA的基本知識、常用的FPGA開發工具的使用方法和目標器件的結構原理，讓學生初步掌握在ISE開發平臺中利用FPGA設計開發的能力；熟練掌握設計輸入方法、HDL設計優化，能進行基于FPGA技術較典型設計項目的開發設計。通過本課程的學習，可以使學習者明確FPGA及SOPC開發領域的工作面向、崗位要求及知識能力標準。2學習者設定（Learner）學習目標：●情感/態度：培養學生學習的興趣、樹立學生的自信心，鍛煉學生克服困難的意志，同時使學生認識自己的優勢和不足，養成勇于探究的求知精神、務實嚴謹的工作態度、健康向上的優良品格、與人合作的團隊精神。在教學過程中，采用翻轉課堂教學、案例教學等方法。通過本課程的學習使學生掌握FPGA設計開發的基本技能，結合相應的實際案例，與現實緊密結合，鼓勵學生積極參與案例分析。也注重理論新穎性，使本課程具有觀念新、易學習的特點。還注重趣味性，密切結合高職學生的特點，開放意識、訓練意識、互動意識、交流意識，使學生真正成為學習的主人、課堂的主人，獲得應有的收獲。●專業知識：能夠了解EDA技術應用對象、優勢及發展趨勢、選取FPGA芯片會FPGA設計流程、能使用ISE軟件、會HDL文本輸入、原理圖輸入方式掌握HDL基本語法及應用、能使用數據對象、語句等具有分析和解決常見的宏功能模塊應用實際問題的能力能應HDL設計數字系統會基于FPGA的開發流程設計理解可編程邏輯器件的結構與可編程原理能將FPGA開發板與實驗箱與主機的連接建立工作庫文件和編輯原理圖設計文件、創建工程編譯前參數設置及全程編譯、編譯報告分析、功能測試約束文件編寫與引腳分配引腳鎖定和配置文件下載、層次原理圖文件設計能設計流水線乘法累加器、邏輯數據采樣電路能應用在系統存儲器數據讀寫編輯器能設計簡易正弦信號發生器、能使用嵌入邏輯分析儀。能應用ISE軟件進行HDL文本輸入會HDL結構和語法能利用HDL設計多路選擇器、寄存器、全加器、計數器會HDL語言中常量、變量、信號的應用能利用HDL設計分頻器能利用IP核調用ROM、RAM、乘法器能設計雙向和三態電路、IF語句的結構及應用、進程語句格式、組成和使用要點掌握有限狀態機的一般結構會設計Moore型有限狀態機會設計Mealy型有限狀態機及狀態編碼和非法狀態處理創新創業能力：創新創業基礎、在HDL與ISE開發環境的基礎上，了解可編程邏輯器件業界環境，進一步學習嵌入式、SOPC等知識、以現有能力開發一些實際項目、參加大賽等、還可以讓學生參與創新發明，了解更多新技術熱點●專業技能： 能夠根據產品性能指標要求正確選擇開發芯片SOPC3000實驗箱的使用 熟練應用ISE軟件進行原理圖輸入 能編譯前參數設置及全程編譯及編譯報告的分析 引腳鎖定和配置文件下載、開發板實驗箱與主機的連接能力 熟練使用軟件的宏功能模塊進行電路設計的方法 掌握各種宏功能模塊的參數設置 掌握應用ISE軟件進行HDL文本輸入的方法 掌握HDL語言源程序編寫方法HDL與原理圖混合輸入編輯方法 能應用HDL語言中的數據對象、HDL中高阻態的表示方法 掌握雙向和三態電路設計方法、IF語句的結構及應用、CASE語句的結構及結構化過程語句格式、組成和使用要點 了解有限狀態機的概念和一般結構、Moore型和Mealy型狀態機的設計方法 了解狀態編碼的方法、非法狀態處理搶答器、表決器、數控分頻器、信號發生器、頻率計、時鐘等綜合實例設計前置條件：本課程需要學習者先完成所在專業基礎平臺中的數字電子技術、電子工藝、HDL硬件描述語言等課程的學習。3學習內容及其資源（Content）學習內容（建議學時）：64序號學習內容學時學習資源工作任務1：EDA技術概述及PLD簡介811.1EDA技術概述（1）介紹EDA技術基本概念、了解EDA技術及其發展歷程（2）EDA基本工具介紹和自頂向下設計方法。（3）EDA設計流程簡介及發展趨勢。221.2可編程邏輯器件簡介（1）可編程邏輯器件發展歷史簡介（2）可編程邏輯器件分類（3）PLD的基本結構：與或陣列及查找表工作原理介紹231.3CPLD與FPGA結構簡介（1）CPLD基本結構（2）FPGA基本結構（3）CPLD與FPGA的開發選擇（4）Xilinx公司器件介紹4工作任務2：ISE開發環境及第三方軟件操作1442.1ISE軟件介紹與安裝（1）ISE軟件介紹（2）ISE軟件的安裝（3）ISE軟件的操作界面簡介252.2ISE工程建立與設計輸入（1）ISE工程的建立（2）HDL代碼設計輸入（八位計數器）（3）原理圖輸入（4）IP核的調用462.3ISE工程綜合、仿真（1）基于XST的ISE工程綜合（2）基于ISESimulator的HDL仿真272.4ISE工程約束適配、下載（1）ISE工程約束、UCF文件的編寫（2）基于ISE的實現（翻譯、映射、布局布線）（3）使用IMPACT生成配置文件下載282.5第三方工具介紹（1）ModelSim6.2仿真軟件使用（2）Synplify綜合軟件的使用4工作任務3：基本數字電路設計1693.1基于ISE的組合邏輯電路設計（1）基本邏輯門設計（2）編碼器、譯碼器設計（3）數值比較器、數據選擇器設計6103.2基于ISE的時序邏輯電路設計（1）時鐘、復位信號介紹（2）移位寄存器設計（3）計數器設計（4）分頻器設計8113.3狀態機設計（1）有限狀態機原理簡介（2）四狀態有限狀態機設計2工作任務4：基于SOPC3000實驗箱的綜合實驗26124.1基于實驗箱的綜合實驗（1）數據選擇器設計（2）七人表決器設計（3）四人搶答器設計

（4）基于IP核四位乘法器設計（5）數控分頻器設計（1hz）（6）異步復位同步使能計數器設計（7）移位寄存器設計（8）有限狀態機設計（9）基于狀態機的流水燈設計（10）時鐘及數碼管驅動設計（10）雙創內容:學生創新創業基礎、EDA技術發展前景介紹、SOPC介紹、項目開發基礎26學習材料：教材：4學習組織及其支持（Tactics）學習活動：按照ISE的設計流程來進行教學，圍繞“布置任務、分析任務、探索知識、技能培養、實戰演練、完成任務、拓展練習、提高技能”來組織安排內容。學習過程包括任務嘗試、初步學習評估、理論知識學習、跟學案例（實戰演練）、階段學習評估（拓展練習及綜合實驗）等典型學習活動。教學團隊：教學團隊包括主講教師等。學習空間：采用基于“理論實踐一體化”方式的“FPGA實訓室”作為課程學習空間，按照學生小組配置科瑞特SOPC3000實驗箱、USB下載器和相應實驗指導書。5學習評價（Evaluation）通過標準：本課程采用過程性考核的方式。教師依據學生在學習期間的紀律表現、學習態度、操作規范及平時任務完成情況等內容進行綜合評定。⑴出勤占10%，課堂紀律占10%，操作規范占10%。⑵平時任務完成情況占70%。編制人（簽名）教研室主任（簽名）教學副院長（簽名、蓋章）[編寫說明]“學習難度”按照1-5