《 FPGA應用技術及實踐 》 綜合測試題2_第1頁
《 FPGA應用技術及實踐 》 綜合測試題2_第2頁
《 FPGA應用技術及實踐 》 綜合測試題2_第3頁
《 FPGA應用技術及實踐 》 綜合測試題2_第4頁
《 FPGA應用技術及實踐 》 綜合測試題2_第5頁
已閱讀5頁，還剩4頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

綜合試題二ASIC是指專用集成電路，FPGA是大？（？（全定制法和半定制法，半定制法又分為：門陣列法？（9.OLMC有和功能？說明GAL是怎樣實現可編程組合電路與時序電路的6分）Useieee.std_logic_unsigned.aEntityjjisPort（a:instd_logic_vector(6downto0);Red，green:outstd_logiEndjj;ArchitectureoneofjjisSignalb:std_logic_vectorIfb(i)=1thenEndif;ifc>3thengreen<=1elsered<=1;endif;ENDonebitadder;ARCHITECTUREdataflowOFonebitaddcount<=(xANDy)OR(xANDcin)OR(yANDcENDfourbitadder;ARCHITECTUREhaverOFfourbitadderU0:onebitadderPORTMAP(x(0),y(0),d(0),sum(0),d(1U1:onebitadderPORTMAP(x(1),y(1),d(1),sum(1),d(2U2:onebitadderPORTMAP(x(2),y(2),d(2),sum(2),d(3U3:onebitadderPORTMAP(x(3),y(3),d(3),sum(3),d(413.歸納利用QuartusII進行VHDL文本輸入設計的流程：從文件輸入一直到USEIEEE.STD_LOGIC_1164？（Useieee.std_logic_unsigned.aPort(clk:instd_logiAchitactureoneoffenpinisSignaltmp:std_logic_vector(Iftmp<4thentmp<=tmp+1;

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論