數字電路制作與調試項目化教程（活頁式） 課件 100-2 加法運算器_第1頁
數字電路制作與調試項目化教程（活頁式） 課件 100-2 加法運算器_第2頁
數字電路制作與調試項目化教程（活頁式） 課件 100-2 加法運算器_第3頁
數字電路制作與調試項目化教程（活頁式） 課件 100-2 加法運算器_第4頁
數字電路制作與調試項目化教程（活頁式） 課件 100-2 加法運算器_第5頁
已閱讀5頁，還剩4頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

加法運算器2下頁上頁兩個二進制數之間的算術運算（加、減、乘、除），目前在數字計算機中都是化作若干步加法運算進行的。加法器是構成算術運算器的基本單元。1.1位加法器（1）半加器如果不考慮來自低位的進位，將兩個1位二進制數相加，稱為半加。實現半加運算的電路叫做半加器。返回3下頁上頁符號01ABSCO輸入輸出半加器的真值表A：加數B：被加數S：和

CO：向高位的進位返回000100111010014下頁上頁在兩個多位二進制數相加時，除了最低位以外，每一位都應該考慮來自低位的進位，即將兩個對應的加數和來自低位的進位3個數相加。這種運算稱為全加。所用的電路稱為全加器。（2）全加器返回5下頁上頁CIABSCO輸入輸出全加器的真值表返回00010000101001110010111011101001100101114位串行進位加法器2.多位加法器（1）串行進位加法器（SerialCarryAdder）缺點：運算速度慢。依次將低位全加器的進位輸出CO，接到高位全加器的進位輸入端CI，即構成多位加法器。7下頁上頁優點：運算速度提高。缺點：電路復雜程度隨位數的增加急劇上升。（2）超前進位加法器（Look-aheadCarryAdder）通過邏輯電路先得出每一位全加器的進位輸入信號,采用這種結構形式的加法器叫做超前進位加法器。返回8下頁上頁返回3.74LS283集成四位加法器集成芯片A1–A4：運算輸入端B1–B4：運算輸入端C0：進位輸入端Σ1–Σ4：和輸出端C4：進位輸出端輸入端A4～A1：輸入0101(十進制數5)；輸入端B4～B1：輸入0100(

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論