電子電路設計訓練課程內容：1、集成電路及其產業發展2、Eda軟件的發展歷程3、Pspice語言4、Multisim軟件的使用5、Cadence軟件的使用6、若干設計實例電子電路設計訓練先修課程：電路分析模擬電子技術基礎數字電子技術基礎信號與系統電子電路設計訓練考核方式：模擬和數字各占50分模擬部分：考試50%實驗50%（完成實驗35%+實驗報告15%）ViewofEDA張杰斌新主樓414zjb@SimulatingPartUnit1IC的發展帶動EDA的進步IC的生產由設計、制造、封裝業組成設計封裝制造集成電路發展歷程1950年：結型晶體管誕生；1951年：場效應晶體管發明；1958年：集成電路產生，開創了世界微電子學的歷史；1962年：MOS場效應晶體管發明；1963年：首次提出CMOS技術，今天，95%以上的集成電路芯片都是基于CMOS工藝；集成電路發展歷程1963年：首次提出CMOS技術，今天，95%以

上的集成電路芯片都是基于CMOS工藝；1966年：美國RCA公司研制出CMOS集成電路并研制出第一塊門陣列（50門）；1971年：Intel推出1kb動態隨機存儲器（DRAM），標志著大規模集成電路出現；1978年：64kbDRAM誕生，不足0.5cm2的硅片上集成了14萬個晶體管，標志著超大規模集成電路（VLSI）時代的來臨；1988年：16MDRAM問世，1cm2大小的硅片上集成有3500萬個晶體管集成電路發展歷程1989年：486微處理器推出，25MHz，1μm工藝，后來50MHz芯片采用

0.8μm工藝；1993年：66MHz奔騰處理器推出，采用0.6μｍ工藝；1995年：PentiumPro（高能奔騰，686級的CPU）,133MHz，采用0.6-0.35μｍ工藝；1997年：300MHz奔騰Ⅱ問世，采用0.25μｍ工藝；1999年：奔騰Ⅲ問世，450MHz，采用0.25μｍ工藝，后采用0.18μm工藝；集成電路發展歷程2000年：奔騰4問世，1.5GHz，0.18μｍ工藝；2001年：Intel2001年下半年采用0.13μｍ工藝；2003年：奔騰4E系列推出，采用90nm工藝；2005年：intel酷睿2系列上市，采用65nm工藝；。2007年：基于全新45納米High-K工藝的intel酷睿2E7/E8/E9上市。2009年：intel酷睿i系列全新推出，采用的32nm工藝；2011年底，intel14nm制程工藝芯片已經完成設計；目前市場上性能最高的CPU是Intel酷睿i7995X3.6GHz主頻，32nm工藝。2013年，intel的14nm工藝CPU已經流片成功，計劃兩年內推出成熟產品。摩爾定律

摩爾定律是由英特爾(Intel)創始人之一戈登?摩爾（GordonMoore）提出來的。其內容為：集成電路上可容納的晶體管數目，約每隔18個月便會增加一倍，性能也將提升一倍，而價格下降一半；或者說，每一美元所能買到的電腦性能，將每隔18個月翻兩番。這一定律揭示了信息技術進步的速度。世界集成電路發展世界集成電路產業一直以3-4倍于國民經濟增長速度發展。每年均增長17％。世界超大集成電路生產的主流工藝水平是直徑為12英寸(300mm)硅晶圓片，光刻精度（特征尺寸）為0.13微米，已達到22nm、18英寸（450mm）水平。衡量集成電路產業技術水平的兩個重要參數是:

晶圓直徑

特征尺寸世界最高水平的單片集成電路芯片上所容納的元器件數量已經超過80億個。向SOC（SystemonChip)發展IC發展速度1959197020002005特征尺寸um2580.180.13硅片直徑mm530200300電源V5533集成度61031081010MPU主頻Hz800k1G5GDRAMbit1k1G3G管子價格$100.310-610-8世界IC市場Intel(美)297.5；Toshiba112.1；NEC110.8；Samsung108.0；TexasInstrument91.0；Motorola80.0；STMicroelectronics(意法)79.5；Hitachi（日立）72.8；Infineon（德）67.2；MicroTE（美）63.1；SUM1087.8億美元2012年全球IC市場銷售額突破＄3000億2000年世界IC市場總銷售額達到＄2044億中國IC的發展2002年，市場銷售額4862.5億元，2007年，市場銷售額5623.7億元主要芯片制造廠家國內投資建設生產線8英寸線有6條，14英寸的在建中芯國際，上海宏力，上海華虹，上海先進半導體，無錫華晶上華，上海貝嶺，北京首鋼日電，紹興華越計算機類、消費類、網絡通信類三大領域占中國集成電路市場的88.1%集成電路生產主要流程需求設計材料（單晶硅等）掩膜版芯片制作芯片檢測封裝測試硅棒硅片切片IC制造過程硅片測試鍵合光刻、注入、擴散、刻蝕芯片封裝劃片芯片測試刻蝕后的硅片成品絕熱層炭加熱部件石英坩鍋熔融多晶硅單晶硅籽晶CZ拉單晶爐晶圓

圖中從左到右分別是450mm（18英寸）、300mm（12英寸）和200mm（8英寸）的晶圓，其中只有8寸為晶圓實物，18寸和12寸皆為比例模型。投影掩膜版承載臺透鏡（縮小版圖）曝光（聚焦、對準、曝光、步進）對準激光快門（曝光時打開）UV光源光刻過程zyx硅片摻雜離子束離子注入機Xj結深離子注入摻雜硅片掩蔽層掩蔽層擴散摻雜擴散雜質掩蔽層掩蔽層硅片鍵合引線鍵合壓點芯片用環氧樹脂粘在底板上引線框架管腳芯片封裝ABC封裝CEp-硅襯底n+Pn+摻雜形成p型襯底B重摻雜形成n型區BipolarDevicenpnn+n+PwellSilicon增強型n溝道MOSFETMOSFETGateDrainSourceSiO2金屬金屬多晶硅VGG=0.7VVDD=3VInvertedlayerchannelGateDrainSourceSubstrateVGGVDDCMOSn+

n+

P阱Vss

SGD金屬場氧化層n型硅襯底p+

p+

n型硅襯底VDD

DGSP阱n+n+SDp+VssVDDSDp+GG多晶硅+VDD-VSSOutputInput反相器ASIC

ApplicationSpecificIntegratedCircuit設計輸入前仿真后仿真布局布線流片FullCustomFPGAIC廠家負責模擬與數字電路的仿真

模擬：SPICE；PSPICE數字：VHDL；VerilogHDL

Full-Custom;Semi-Custom

半定制：廠家提供半成品母片（GateArray；StandardCell）FPGA（FieldProgrammableGateArray）仿真語言（硬件描述語言HDL)Spice晶體管/門級語言；

VHDL、Verilog行為級語言；可描述復雜的數字器件的邏輯行為具有模－數混合仿真

模擬用SPICE算法，數字用HDLProtel里的Sim模塊；Workbench里的MultisimPLD70年代推出，采用熔絲編程，陣列結構80年代Lattice推出GAL（通用陣列邏輯genericarraylogic），采用E2PROM工藝85年Xilinx推出FPGA（現場可編程門陣列fieldprogrammablegatearray），采用單元結構CPLD（復雜可編程邏輯器件ComplexProgrammableLogicDevice）由Altera推出EDA平臺下載設計處理（綜合、優化、布局、布線）功能仿真時序仿真在線測試電路輸入（原理、HDL、波形）Top-Down設計系統級描述功能級描述功能仿真門級描述時序仿真EDA工具由公司自己推出：Altera的MAX＋PLUS，Xilinx的Foundation，Lattice的ispDesignEXPERT由第三方推出：Cadence，Synplify,Viewlogic,EWB,SystemView,Protel中國華大推出Panda2000，AetherEDA軟件之爭形成CADENCE，SYNOPSYS兩強相爭CADENCE強項在布局布線，SYNOPSYS強項在邏輯綜合，仿真