第11章(3)工程電磁兼容(第二版)(路宏敏)_第1頁
第11章(3)工程電磁兼容(第二版)(路宏敏)_第2頁
第11章(3)工程電磁兼容(第二版)(路宏敏)_第3頁
第11章(3)工程電磁兼容(第二版)(路宏敏)_第4頁
第11章(3)工程電磁兼容(第二版)(路宏敏)_第5頁
已閱讀5頁，還剩4頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

<1>11.3PCB的EMC設計<1><2>在高速電路中，其中的IC封裝等問題是影響EMC性能的重要因素之一。新的封裝設計需要減少IC的寄生參數，進而削弱寄生效應。IC的寄生效應包括噪聲、延遲、邊沿速率、頻率響應、天線效應等。隨著技術的發展，IC設計、IC封裝及PCB設計間的關系越來越密切。IC設計的總體布局不僅受到工藝的限制，同時也要兼顧PCB板級的許多制約因素。<3>PCB的EMC設計技術集成電路（IC）封裝技術

新的封裝設計在于減小IC的寄生參數，進而消弱寄生效應。PCB設計技術EMC預測技術與EDA技術時鐘展頻技術過孔設計技術ESD防護技術

消弱高速電路中的噪聲效應。<4>PCB電磁兼容性設計的一般原則PCB板層布局原則確定合適的PCB尺寸。對高速高性能系統在目標允許的情況下采用疊層設計。

關鍵電源平面與其對應的地平面相鄰。

參考面的選擇應優選地平面。

相鄰層的關鍵信號不跨分割區。

元件面下面有相對完整的地平面。

合理布局各種信號線。

高頻、高速、時鐘等關鍵信號有一相鄰地平面。

在高速電路設計中，避免電源平面層向自由空間輻射能量。<5>地線、電源線和信號線布置原則1.地線的布置在電路設計中，地有多種含義，比如“數字地”、“模擬地”、“信號地”、“噪聲地”、“電源地”等。處理接地問題應注意以下問題：在小信號與大電流電路做在一起的電路中，必須將地(GND)明顯地區分開來。正確選擇單點接地與多點接地。數字地與模擬地分開。接地線應盡量加粗。接地線構成閉環路。<6>線路板上的地線示意圖噪聲部分模擬部分數字部分<7>2.電源線的布置供電環路面積應減小到最低程度，不同電源的供電環路不要相互重疊。印制電路板上的供電線路應加上濾波器和去耦電容。不相容的信號線應相互隔離。盡量減小信號環路的面積?？紤]阻抗匹配問題。輸入、輸出線在連接器端口處應加高頻去耦電容。盡量縮短模塊間印制電路板的外接電纜。3.信號線的布置<8>布線設計原則PCB走線中應遵循3W法則。所有走線的分割距離滿足：走線邊沿間的距離應大于或等于2倍的走線寬度，即中心線之間的距離為走線寬度（W）的3倍。<9>在涉及PCB的設計中，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論