行間轉移面陣ccd芯片和高速運放電路建模

1高速錄像視頻圖像的無線輸出該展臺具有輸出噪聲低、動態范圍大、產量高的優點。隨著sd設備本身的技術水平的提高，成像質量和設備本身的可靠性進一步提高。因此，該展臺在光度儀和成像領域得到了廣泛應用，尤其是在各種非接觸測量領域。根據陣列排布方式的不同,CCD成像器件分為線陣和面陣兩大類。高速攝像機在科研、運動領域中有著廣泛應用,是研究高速事件的重要設備。在航空航天領域,美國已經成功應用高速相機實時測量飛行器的像移并進行像移補償,取得了很好的成像效果;在圖像診斷領域,高速攝像亦用來研究汽車碰撞、物體破碎等運動攝像過程。目前實現高速攝像的主要方法有:(1)將大容量圖像數據存儲器集成在CCD內部,在攝像期間不需要把圖像數據轉移出去而是直接存儲,待攝像結束后再陸續轉移出去,由此能實現高速高分辨率攝像,但攝像時間有限;(2)增加輸出信號的通道數量,在相同的分辨率和轉移時鐘情況下,把幀頻提高到原來通道的數倍,此方法能實現高速高分辨率攝像且實時性好,但隨著通道數的增加,整個相機結構龐大,且仍需把多路信號實時合成一幅完整的視頻圖像;(3)在提高轉移時鐘頻率的同時適當降低輸出圖像的分辨率。本設計采用常見的CCD芯片進行設計,克服了設計中一系列的難題,可在4種分辨率(640×480、228×480、640×164和228×164)下工作,通過提高CCD的像素時鐘和實現CCD的開窗工作方式,可實時采集并顯示圖像,使輸出圖像的分辨率為228×164時,幀頻可以達到1000frame/s。2單雙輸出通道工作原理KAI-0340DM是柯達公司的一款行間轉移CCD圖像傳感器,其內部結構如圖1所示。最下方的4行是擋光的黑像元行,上方的488行是感光像元行;在這488行像元中,最上方和最下方的4行作為緩沖行,因此實際有用的像元為480行;最大的像素時鐘頻率為40MHz,可以4種分辨率(640×480、228×480、640×164和228×164)并以單或雙輸出通道工作方式下輸出信號,每行輸出的CCD信號,包括了12啞像素、24個黑像素和324個感光像素。KAI-0340DM的工作原理是:感光區內的感生電荷在電子快門脈沖出現期間被清除,當電子快門脈沖消失后開始新的光積分階段;當光積分結束后,垂直轉移的三電平脈沖把感光區內的感生電荷整幀轉移到擋光的存儲區中,然后再逐行轉移到水平移位寄存器中,最后把水平移位寄存器中的感生電荷逐個轉移到輸出端;在電荷從感光區轉移到擋光的存儲區期間,若V2和V2C都出現了相同的三電平信號,且FD和FDC都為低,則轉移出的電荷為感光區內所有像素的感生電荷;若V2和V2C都出現了相同的三電平信號,且FD為低而FDC為高,則轉移出的電荷為感光區中部的228×480個像素的感生電荷;若V2C出現三電平信號V2沒有出現,且FD和FDC都為低,則轉移出的電荷為感光區中部640×164個像素的感生電荷;V2C出現三電平信號V2沒有出現,且FD為低而FDC為高,則轉移出的電荷為感光區中部的228×164個像素的感生電荷。3fpga視頻處理單元高速相機的工作原理是:鏡頭的像面耦合到CCD圖像傳感器的焦平面上,鏡頭視場內的目標將成像于CCD圖像傳感器的焦平面上,在CCD圖像傳感器的感光區產生的感生電荷數量與輸入的光能量成線性關系;PC機作為整個CCD相機系統的主控制器,它通過串口(RS232或RS422接口)向控制器1發出各種命令:攝像開始、攝像結束、四種分辨率工作方式選擇、視頻處理器的相關參數相機工作相關命令和參數和640×480分辨率下的單級積分時間和積分級數;控制器1產生CCD圖像傳感器的垂直及電子快門時序信號,經垂直及電子快門驅動電路后輸出垂直驅動信號和電子快門信號;同時,控制器1對視頻信號處理器和水平時序信號產生器進行控制,輸出水平驅動時序信號并在視頻信號處理器內部產生相關的視頻處理信號;景物經鏡頭成像在CCD圖像傳感器上,感光區產生的電荷受垂直和水平轉移信號控制,以40MHz的像素時鐘并以雙通道方式輸出,經預放器后送入視頻信號處理器進行視頻處理,最終以雙路位寬為14bit、時鐘為40MHz輸出數字圖像信號到控制器2中;控制器2在得到控制器1輸出的控制信號后,使外部存儲器單元工作在乒乓方式下,對視頻處理器輸出的兩路圖像數據信號進行數據整合并經降頻處理,最終以60MHz像素時鐘14bit位寬經CameraLink輸出單元輸出;CameraLink輸出單元輸出的圖像數據經CameraLink電纜傳輸到PCIe采集卡和顯示設備上進行圖像數據的實時存儲和顯示,見圖2。3.1gx的ad297及其采集高速相機設計的難點之一是各驅動信號之間及CCD輸出模擬視頻信號和視頻處理信號之間相位的精細調整,常見的視頻處理芯片不能產生驅動信號和視頻處理相關信號,需要由外部的控制器產生,當要求各信號相位精度為0.4ns時,要求控制器的工作頻率至少為2.5GHz,價格昂貴且功耗大。AnalogDevice公司生產集成視頻處理器AD9979芯片,水平時序信號的產生和視頻處理集成在芯片內部,通過對內部寄存器的設置完成所有輸出時序信號的控制,當像素時鐘為40MHz時各輸出信號相位精度為0.39ns。AD9979的內部結構框圖如圖3所示,ADC的最高工作頻率為65MHz,位寬為14bit;通過I2C接口對內部寄存器進行設置,在輸入時鐘CLI和控制信號VD及HD的控制下,內部精細時序核可產生水平時序信號和視頻處理相關信號;當輸入時鐘頻率為65MHz時,輸出信號相位精度為0.24ns。本設計采用AD9979芯片,水平時序信號的產生和視頻處理集成在芯片內部,通過對內部寄存器的設置完成所有輸出時序信號的控制,當像素時鐘為40MHz時,各輸出信號相位精度為0.39ns。3.2熱控制板設計高速相機設計的難點之二是水平時序信號驅動器散熱,常用見驅動器的功耗為PD=VS×IS+CINT×V2S×f+CL×VOUT2×f,(1)其中,PD為功耗,VS為供電電源對地電壓,IS為靜態工作電流,CINT驅動芯片的內部負載,f為工作頻率,CL為驅動器所接的外部負載;驅動器的功耗和工作頻率成線性關系,工作頻率越高,功耗越大,若散熱不良可導致芯片不能正常工作甚至燒毀芯片。熱控的主要思想是增加器件位置的熱容,吸收器件熱量,緩解快速升溫,同時盡可能減小散熱通道熱阻,使散熱通道溫差最小;本設計根據根據傅里葉定律PD=λATr,(2)其中λ為導熱系數,Tr芯片上升的溫度,A為散熱面積越大,溫升越小;本設計中溫升與面積成反比的關系,使采用熱阻小的QFN封裝水平時鐘驅動器,并將其底部的散熱金屬底座和線路板上的大面積地焊接在一起,由于金屬的導熱系數極大,可忽略芯片散熱底座和線路板大面積地之間的熱阻,使散熱面積成倍增加,芯片在相同的功耗下溫升可大大降低,經測試在相機工作時驅動器溫升僅5.2℃。3.3反饋電路產生的附加相移c高速相機設計的難點之三是運放電路的設計,CCD像素時鐘很高,高像素時鐘要求運放帶寬很寬,在很寬的頻帶范圍內增益仍很高;如圖4所示,運放負反饋放大電路產生自激振蕩的根本原因之一是AF的附加相移,如圖4所示,當-AF=1時,則放大電路將可能產生自激振蕩。由于運放內部結電容、分布電容的影響,隨著信號頻率的增加,運放增益將下降,而且產生了附加像移ψa(ω);由于高頻情況下分布參數的影響,反饋網絡中也會產生附加像移ψf(ω),整個環路產生的附加相移ψ(ω)=ψa(ω)+ψf(ω).(3)如圖5(a)所示,對于理想的運放電路,其反饋系數和反饋電路產生的附加相移分別為F(jω)=R1R1+R2?ψf(ω)=0F(jω)=R1R1+R2?ψf(ω)=0,(4)反饋回路沒產生附加相移,而通常運放內部已進行相移補償,不會產生自激振蕩。如圖5(b)所示,考慮到電路的分布參數時,其反饋系數和反饋電路產生的附加相移為???F(jω)=R1R1+R2+jωR1R2c2ψf(ω)=?arctanωc2R1R2(R1+R2),(5){F(jω)=R1R1+R2+jωR1R2c2ψf(ω)=-arctanωc2R1R2(R1+R2),(5)反饋電路產生的附加相移值ψf(ω)為一直為負,而且其絕對值隨頻率的增大而增大,當附加相移ψ(ω)為π的奇數倍時出現自激;如圖5(c)所示,當在運放電路中增加補償電路時,其反饋系數和反饋電路產生的附加相移為?????F(jω)=R1R1+R2+R3?ω2R1R2R3c2c4+jω(R1R2c2+R1R3c4+R1R3c2+R2R3c4)ψf(ω)=?arctanω(R1R2c2+R1R3c4+R1R3c2+R2R3c4)R1+R2R3?ω2R1R2R3c2c4,(6){F(jω)=R1R1+R2+R3-ω2R1R2R3c2c4+jω(R1R2c2+R1R3c4+R1R3c2+R2R3c4)ψf(ω)=-arctanω(R1R2c2+R1R3c4+R1R3c2+R2R3c4)R1+R2R3-ω2R1R2R3c2c4,(6)當頻率小于ωc時剛開始反饋電路產生的附加相移為負,當在頻率超過ωc開始變為正,ωc=R1+R2+R3R1R2R3c2c4????????√.(7)ωc=R1+R2+R3R1R2R3c2c4.(7)補償電路改變了原反饋電路的相移值,在反饋系數中增加了一補償極點ωc,因補償極點對附加相移的貢獻以致在新的環路相移ψ(ω)為π的奇數倍時環路增益小于1,從而使電路穩定地工作;由于R3的值很小,所以增加頻率補償電路后電路的增益變化很小。本設計采用了如圖5(d)的頻率補償電路,并避免出現自激的方法是合理選擇運放的帶寬,滿足應用要求就行;在線路板布局布線時盡量避免運放管腳分布電容的產生;在運放電路中加入頻率補償電路,經測試運放工作狀態穩定,無自激現象。3.4圖像數據的lvds傳輸高速相機設計的難點之四是雙路高速圖像數據的整合和輸出數據的傳輸。若直接把兩路輸入的40MHz位寬為14bit的圖像數據進行數據整合對控制器和存儲器要求高,增加了成本;雙路轉單路的合并,則進行數據整合的時鐘為80MHz,使用外部異步存儲器時需要控制器產生精細的控制信號;使用外部同步存儲器或控制器內部的存儲資源時成本很高;若直接將CCD圖像數據以單路14bit輸出時,像素時鐘為80MHz,若采用LVDS傳輸數據時,至少需要17對差分線進行傳輸,線纜數量多體積臃腫;當使用CameraLink接口來傳輸數據時,僅需要5對差分線來傳送數據,但根據CameraLink協議,每對數據線上的數據傳輸速率為560Mbit/s,由于電磁場效應,各信號易相互干擾,無誤碼傳輸距離隨頻率的增加而變短,需特殊工藝制作電纜,成本高,對圖像采集設備系統要求也高。本設計中圖像數據的處理流程如圖6所示,將兩路輸入的40MHz位寬為14bit的圖像數據串并轉換為兩路20MHz位寬為28bit的圖像數據,數據整合的時鐘僅為40MHz,可方便地把雙路圖像數據寫入外部的異步存儲器中;在數據處理中引入異步時鐘,通過壓縮圖像數據的消隱期對輸出圖像數據進行異步降頻,在保證輸出幀頻和每幀有效數據量不變的情況下,降低了輸出數據的時鐘頻率,以30MHz時鐘讀出整合后的圖像數據,經并串轉換后最終以60MHz輸出數據,只需一根普通的CameraLink電纜就能穩定地傳輸數據,實時顯示圖像并存儲到硬盤。4高速無線傳感器網絡dc調試中,水平轉移時鐘為40MHz,以雙通道方式輸出CCD信號,示波器為DSO5054(采樣頻率為4GHz,帶寬為500MHz)。圖7為水平復位驅動信號實測波形,頻率40MHz,脈寬6.25ns,高低電平在器件的正常工作范圍內;圖8為雙路輸出的CCD信號,頻率為40MHz,幅度為0.7V,無自激現象。高速相機在全分辨率下,單級積分時間為500μs,積分級數為1時幀頻為160fps;當分辨率為640×164時,幀頻為498fps;當分辨率為228×480時,幀頻為359fps;當分辨率為228×480時,幀頻為1000fps;信噪比在40dB以上,動態范圍高于60dB;圖9為當相機的分辨率為228×164,幀頻為1000fps拍攝到的節能燈燈管的一小段在關燈瞬間由亮逐漸變暗的過程。5高速運放自激振蕩模型本文根據科研、運動領域的高速攝像要求,采用常規CCD開窗和提高像素轉移時鐘的方法提高幀頻,解決了設計中的一系列難題。采用集成視頻處理芯片來產生各高速時序信號;介紹了行間轉移面陣CCD芯片KAI-0340DM的工作原理;采用高度集成視頻處理芯片產生各高速時序信號;使用熱阻小的驅動器封裝,并把散熱底座和線路板大面積地焊接在一起,通過提高驅動芯片與線路板的熱傳導效率、增加有效散熱面積來降低芯片的溫升,避免驅動器高速工作時功能失效甚至燒毀驅動器;建立了高速運放電路的自激振蕩模型,探討了高頻工作下運放自激振蕩的影響因素,并采用有效方法克服了自激振蕩;采用串