電子設計自動化技術實驗熟悉Quartusll的圖形輸入法實驗目的掌握Quartusll的使用方法熟悉圖形輸入法理解編譯方法了解定時仿真實驗內容設計一個二選一數據選擇器，全加器根據圖形輸入法編譯和波形仿真實驗要求熟悉圖形邏輯輸入法理解編譯方法，了解功能仿真的方法和定時仿真的方法了解把邏輯變成一個邏輯符號的方法4、實驗步驟（1）建立設計項目在Quartusll管理器窗口中選擇菜單projectwizard…,出現新建項目向導newprojectwizard對話框的第一頁，在對話框中輸入項目路徑，項目名稱和頂層實體文件名mux21-3新建項目向導第二頁，單擊按鈕”…”，可瀏覽文件選項，添加或刪除與該項目有關的文件，然后next新建項目向導第三頁，根據器件的封裝形式，引腳數量和速度級別選擇目標器件，選擇cyclone，即系列中的EPLC6Q24C8芯片，然后單擊next新建項目向導第四頁，添加第三方EDA綜合，仿真，定時等分析工具，系統默認選項Quartusll的分析工具在新建項目向導對話框的最后一頁，給出前面輸入內容的總覽，單擊finish按鈕，mux21-3項目出現在項目導航窗口2、輸入文本文件新建VHDL文本文件，在Quartusll管理器界面中選擇菜單…,或單擊新建文件按鈕，出現new對話框，在DesignFile…中選擇VHDLFile，單擊ok按鈕，打開文本編輯器，在文本編輯器窗口下，按照VHDL語言規則輸入設計文件，并將其保存輸入二選一數據選擇器文件為Libraryieee;Useieee.std_logic_1164.all;Entitymux21_3isPort(i0,i1,sel:instd_logic;y:outstd_logic);Endmux21_3;Architectureverlofmux21_3isBeginWithselselety<=i0when’0’;i1when’1’;‘X’whenothers;Endverl;執行編譯設置頂層文件：首先打開準備進行編譯的mux21-3.vhd，執行菜單命令project/setasTOP_levelEtity,下面進行設計處理的各項操作就是針對頂層文件mux21-3進行的。執行編譯：選擇菜單project\startcompilation,或直接單擊工具欄的編譯快捷按鈕，開始執行編譯操作，如果編譯有錯誤，需要重新修改設計，重新進行編譯4、波形仿真（1）新建波形文件選擇菜單…,在new對話框中選擇Verfication\Debuggingwaveformfile,出現波形編輯窗口，將文件保存為mux21-3.vwf（2）設置仿真器鼠標右鍵單擊項目名選擇Setting或者直接選擇菜單命令Assignments\setting…,在settings對話框的Category欄目下選擇SimulatorSettings，在右側出現的對話框中設置仿真器，選擇Functional插入仿真節點在波形編輯窗口的name欄目下，單擊鼠標右鍵，選擇Insert\Insertnodeorbus…,出現Insertnodeorbus的對話框，查找節點信息，插入節點選擇合理的篩選范圍，單擊list，列出所選節點信號，接著在nodesfound欄目下選擇波形仿真需要觀察的節點信號，然后單擊送入選中按鈕，在selectednodes欄目下，列出選中節點，全部節點選擇完成后，按ok確認5、編輯輸入波形選擇菜單Edit\EndTime…,根據需要修改最大仿真時間選擇菜單Edit\Gridsize…,根據需要修改網格大小6、運行仿真器選擇菜單Projecting\startsimulation或者單擊工具欄中的仿真快捷鍵按鈕運行仿真程序仿真得到的圖形如下原理圖文件輸入建立原理圖文件選擇菜單…在出現的對話框中選擇DesignDiagram\SchematicFile,則打開圖形編輯器，出現空白的原理圖文件，選擇菜單as…,輸入文件名，保存該文件使用模塊符號庫圖形編輯器的左側是輸入按鈕，最常用的是模塊符號組，單擊模塊符號按鈕，打開symbol對話框，在對話框中，輸入各種邏輯電路符號，繪制電路圖如下對該電路圖進行仿真，仿真圖形如下實驗二熟悉Quarstusll的VHDL語言描述輸入法一、實驗目的VHDL語言描述輸入法理解編譯方法熟悉波形仿真實驗內容設計一個4位并行奇校驗發生器根據VHDL語言描述輸入法編譯和波形的仿真實驗要求（1）、熟悉VHDL語言描述輸入法（2）、理解編譯方法，了解功能仿真的方法和定時仿真的方法（3）、了解把邏輯功能變成一個邏輯符號的方法3、實驗步驟在Quartusll管理器窗口中選擇菜單projectwizard…,出現新建項目向導newprojectwizard對話框的第一頁，在對話框中輸入項目路徑，項目名稱和頂層實體文件名parity-loop新建項目向導第二頁，單擊按鈕”…”，可瀏覽文件選項，添加或刪除與該項目有關的文件，然后next新建項目向導第三頁，根據器件的封裝形式，引腳數量和速度級別選擇目標器件，選擇cyclone，即系列中的EPLC6Q24C8芯片，然后單擊next新建項目向導第四頁，添加第三方EDA綜合，仿真，定時等分析工具，系統默認選項Quartusll的分析工具在新建項目向導對話框的最后一頁，給出前面輸入內容的總覽，單擊finish按鈕，parity-loop項目出現在項目導航窗口2、輸入文本文件新建VHDL文本文件，在Quartusll管理器界面中選擇菜單…,或單擊新建文件按鈕，出現new對話框，在DesignFile…中選擇VHDLFile，單擊ok按鈕，打開文本編輯器，在文本編輯器窗口下，按照VHDL語言規則輸入設計文件，并將其保存程序如下：執行編譯設置頂層文件：首先打開準備進行編譯的mux21-3.vhd，執行菜單命令project/setasTOP_levelEtity,下面進行設計處理的各項操作就是針對頂層文件mux21-3進行的。執行編譯：選擇菜單project\startcompilation,或直接單擊工具欄的編譯快捷按鈕，開始執行編譯操作，如果編譯有錯誤，需要重新修改設計，重新進行編譯4、波形仿真（1）新建波形文件選擇菜單…,在new對話框中選擇Verfication\Debuggingwaveformfile,出現波形編輯窗口，將文件保存為parity-loop.vwf（2）設置仿真器鼠標右鍵單擊項目名選擇Setting或者直接選擇菜單命令Assignments\setting…,在settings對話框的Category欄目下選擇SimulatorSettings，在右側出現的對話框中設置仿真器，選擇Functional插入仿真節點在波形編輯窗口的name欄目下，單擊鼠標右鍵，選擇Insert\Insertnodeorbus…,出現Insertnodeorbus的對話框，查找節點信息，插入節點選擇合理的篩選范圍，單擊list，列出所選節點信號，接著在nodesfound欄目下選擇波形仿真需要觀察的節點信號，然后單擊送入選中按鈕，在selectednodes欄目下，列出選中節點，全部節點選擇完成后，按ok確認5、編輯輸入波形選擇菜單Edit\EndTime…,根據需要修改最大仿真時間選擇菜單Edit\Gridsize…,根據需要修改網格大小6、運行仿真器選擇菜單Projecting\startsimulation或者單擊工具欄中的仿真快捷鍵按鈕運行仿真程序仿真得到的圖形如下實驗三JK觸發器的設計1實驗目的：掌握QuartusII的VHDL語言描述輸入法（1）掌握VHDL語言描述輸入法（2）掌握VHDL語言2、實驗內容 （1）設計一個JK觸發器（2）根據VHDL語言描述輸入法編譯和波形仿真。3、實驗要求(1)熟悉VHDL語言描述輸入法(2)設計1位帶異步復位/置位功能的JK觸發器VHDL源程序（低電平有效）(3)用QuartusII軟件編譯和波形仿真(4)把自己認為好的實驗結果寫成實驗報告。（要計成績）輸入輸出prnclrclkJKQQb01xxx1010xxx0100xxxxx11上升沿00不變不變11上升沿010111上升沿101011上升沿11翻轉翻轉其中預置端prn復位端clr時鐘端clk實驗步驟在Quartusll管理器窗口中選擇菜單projectwizard…,出現新建項目向導newprojectwizard對話框的第一頁，在對話框中輸入項目路徑，項目名稱和頂層實體文件名JK新建項目向導第二頁，單擊按鈕”…”，可瀏覽文件選項，添加或刪除與該項目有關的文件，然后next新建項目向導第三頁，根據器件的封裝形式，引腳數量和速度級別選擇目標器件，選擇cyclone，即系列中的EPLC6Q24C8芯片，然后單擊next新建項目向導第四頁，添加第三方EDA綜合，仿真，定時等分析工具，系統默認選項Quartusll的分析工具在新建項目向導對話框的最后一頁，給出前面輸入內容的總覽，單擊finish按鈕，項目出現在項目導航窗口2、輸入文本文件新建VHDL文本文件，在Quartusll管理器界面中選擇菜單…,或單擊新建文件按鈕，出現new對話框，在DesignFile…中選擇VHDLFile，單擊ok按鈕，打開文本編輯器，在文本編輯器窗口下，按照VHDL語言規則輸入設計文件，并將其保存程序如下：libraryieee;useieee.std_logic_1164.all;entityJKisport(prn,clr,clk,J,K:instd_logic;Q,Qb:outstd_logic);endJK;architectureaofJKissignala,b:std_logic;beginprocess(prn,clr,clk,J,K,a,b)beginifprn='0'andclr='0'thena<='X';b<='X';elsifprn='0'andclr='1'thena<='1';b<='0';elsifprn='1'andclr='0'thena<='0';b<='1';elseifrising_edge(clk)thenifj='0'thenifk='0'thennull;elsea<='0';b<='1';endif;elseif(k='0')thena<='1';b<='0';elsea<=nota;b<=notb;endif;endif;endif;endif;endprocess;q<=a;qb<=b;enda;執行編譯設置頂層文件：首先打開準備進行編譯的JK.vhd，執行菜單命令project/setasTOP_levelEtity,下面進行設計處理的各項操作就是針對頂層文件JK進行的。執行編譯：選擇菜單project\startcompilation,或直接單擊工具欄的編譯快捷按鈕，開始執行編譯操作，如果編譯有錯誤，需要重新修改設計，重新進行編譯4、波形仿真（1）新建波形文件選擇菜單…,在new對話框中選擇Verfication\Debuggingwaveformfile,出現波形編輯窗口，將文件保存為JK.vwf（2）設置仿真器鼠標右鍵單擊項目名選擇Setting或者直接選擇菜單命令Assignments\setting…,在settings對話框的Category欄目下選擇SimulatorSettings，在右側出現的對話框中設置仿真器，選擇Functional插入仿真節點在波形編輯窗口的name欄目下，單擊鼠標右鍵，選擇Insert\Insertnodeorbus…,出現Insertnodeorbus的對話框，查找節點信息，插入節點選擇合理的篩選范圍，單擊list，列出所選節點信號，接著在nodesfound欄目下選擇波形仿真需要觀察的節點信號，然后單擊送入選中按鈕，在selectednodes欄目下，列出選中節點，全部節點選擇完成后，按ok確認5、編輯輸入波形選擇菜單Edit\EndTime…,根據需要修改最大仿真時間選擇菜單Edit\Gridsize…,根據需要修改網格大小6、運行仿真器選擇菜單Projecting\startsimulation或者單擊工具欄中的仿真快捷鍵按鈕運行仿真程序仿真得到的圖形如下實驗四6位雙向移位寄存器的設計1實驗目的：掌握QuartusII的VHDL語言描述輸入法（1）掌握VHDL語言描述輸入法（2）掌握VHDL語言（3）理解if語句進行描述計數器。2、實驗內容 （1）設計一個6位雙向移位寄存器（2）根據VHDL語言描述輸入法編譯和波形仿真。3、實驗要求(1)熟悉VHDL語言描述輸入法(2)設計一個移位寄存器的VHDL程序，既能從高位向低位移動，又能從低位向高位移動。端口說明：預置數據輸入端：predata脈沖輸入端：clk移位寄存器輸出端：dout工作模式控制端：M1，M0左移串行數據輸入：ds1右移串行數據輸入（低位向高位）：dsr寄存器復位端：reset(3)用QuartusII軟件編譯和波形仿真(4)把自己認為好的實驗結果寫成實驗報告。（要計成績）(5)工作模式控制表：M1M0模式00保持01右移10左移11預加載實驗步驟在Quartusll管理器窗口中選擇菜單projectwizard…,出現新建項目向導newprojectwizard對話框的第一頁，在對話框中輸入項目路徑，項目名稱和頂層實體文件名shuangxiangyiweijicun新建項目向導第二頁，單擊按鈕”…”，可瀏覽文件選項，添加或刪除與該項目有關的文件，然后next新建項目向導第三頁，根據器件的封裝形式，引腳數量和速度級別選擇目標器件，選擇cyclone，即系列中的EPLC6Q24C8芯片，然后單擊next新建項目向導第四頁，添加第三方EDA綜合，仿真，定時等分析工具，系統默認選項Quartusll的分析工具在新建項目向導對話框的最后一頁，給出前面輸入內容的總覽，單擊finish按鈕，項目出現在項目導航窗口2、輸入文本文件新建VHDL文本文件，在Quartusll管理器界面中選擇菜單…,或單擊新建文件按鈕，出現new對話框，在DesignFile…中選擇VHDLFile，單擊ok按鈕，打開文本編輯器，在文本編輯器窗口下，按照VHDL語言規則輸入設計文件，并將其保存程序如下：執行編譯設置頂層文件：首先打開準備進行編譯的shuangxiangyiweijicun.vhd，執行菜單命令project/setasTOP_levelEtity,下面進行設計處理的各項操作就是針對頂層文件JK進行的。執行編譯：選擇菜單project\startcompilation,或直接單擊工具欄的編譯快捷按鈕，開始執行編譯操作，如果編譯有錯誤，需要重新修改設計，重新進行編譯4、波形仿真（1）新建波形文件選擇菜單…,在new對話框中選擇Verfication\Debuggingwaveformfile,出現波形編輯窗口，將文件保存為shuangxiangyiweijicun.vwf（2）設置仿真器鼠標右鍵單擊項目名選擇Setting或者直接選擇菜單命令Assignments\setting…,在settings對話框的Category欄目下選擇SimulatorSettings，在右側出現的對話框中設置仿真器，選擇Functional插入仿真節點在波形編輯窗口的name欄目下，單擊鼠標右鍵，選擇Insert\Insertnodeorbus…,出現Insertnodeorbus的對話框，查找節點信息，插入節點選擇合理的篩選范圍，單擊list，列出所選節點信號，接著在nodesfound欄目下選擇波形仿真需要觀察的節點信號，然后單擊送入選中按鈕，在selectednodes欄目下，列出選中節點，全部節點選擇完成后，按ok確認5、編輯輸入波形選擇菜單Edit\EndTime…,根據需要修改最大仿真時間選擇菜單Edit\Gridsize…,根據需要修改網格大小6、運行仿真器選擇菜單Projecting\startsimulation或者單擊工具欄中的仿真快捷鍵按鈕運行仿真程序仿真得到的圖形如下實驗五電子鐘的VHDL程序設計1實驗目的：掌握QuartusII的VHDL語言描述輸入法（1）掌握VHDL語言描述輸入法（2）掌握VHDL語言（3）掌握VHDL語言描述和圖形設計的結合2、實驗內容 （1）設計電子鐘的VHDL程序（2）根據VHDL語言描述輸入法編譯和波形仿真。3、實驗要求(1)熟悉VHDL語言描述輸入法(2)設計一個含時、分、秒的時鐘(3)用QuartusII軟件編譯和波形仿真(4)把自己認為好的實驗結果寫成實驗報告。（要計成績）實驗步驟在Quartusll管理器窗口中選擇菜單projectwizard…,出現新建項目向導newprojectwizard對話框的第一頁，在對話框中輸入項目路徑，項目名稱和頂層實體文件名time新建項目向導第二頁，單擊按鈕”…”，可瀏覽文件選項，添加或刪除與該項目有關的文件，然后next新建項目向導第三頁，根據器件的封裝形式，引腳數量和速度級別選擇目標器件，選擇cyclone，即系列中的EPLC6Q24C8芯片，然后單擊next新建項目向導第四頁，添加第三方EDA綜合，仿真，定時等分析工具，系統默認選項Quartusll的分析工具在新建項目向導對話框的最后一頁，給出前面輸入內容的總覽，單擊finish按鈕，項目出現在項目導航窗口2、輸入文本文件新建VHDL文本文件，在Quartusll管理器界面中選擇菜單…,或單擊新建文件按鈕，出現new對話框，在DesignFile…中選擇VHDLFile，單擊ok按鈕，打開文本編輯器，在文本編輯器窗口下，按照VHDL語言規則輸入設計文件，并將其保存程序如下：執行編譯設置頂層文件：首先打開準備進行編譯的time.vhd，執行菜單命令project/setasTOP_levelEtity,下面進行設計處理的各項操作就是針對頂層文件time進行的。執行編譯：選擇菜單project\startcompilation,或直接單擊工具欄的編譯快捷按鈕，開始執行編譯操作，如果編譯有錯誤，需要重新修改設計，重新進行編譯4、波形仿真（1）新建波形文件選擇菜單…,在new對話框中選擇Verfication\Debuggingwaveformfile,出現波形編輯窗口，將文件保存為time.vwf（2）設置仿真器鼠標右鍵單擊項目名選擇Setting或者直接選擇菜單命令Assignments\setting…,在settings對話框的Category欄目下選擇SimulatorSettings，在右側出現的對話框中設置仿真器，選擇Functional插入仿真節點在波形編輯窗口的name欄目下，單擊鼠標右鍵，選擇Insert\Insertnodeorbus…,出現Insertnodeorbus的對話框，查找節點信息，插入節點選擇合理的篩選范圍，單擊list，列出所選節點信號，接著在nodesfound欄目下選擇波形仿真需要觀察的節點信號，然后單擊送入選中按鈕，在selectednodes欄目下，列出選中節點，全部節點選擇完成后，按ok確認5、編輯輸入波形選擇菜單Edit\EndTime…,根據需要修改最大仿真時間選擇菜單Edit\Gridsize…,根據需要修改網格大小6、運行仿真器選擇菜單Projecting\startsimulation或者單擊工具欄中的仿真快捷鍵按鈕運行仿真程序仿真得到的圖形如下實驗六七段數碼顯示譯碼器設計1實驗目的（1）掌握使用并行下載程序（2）掌握數碼顯示的原理（3）掌握FPGA開發板的基本結構2、實驗內容 （1）設計譯碼器的VHDL程序（由計數器得到譯碼器的輸入值）（2）將VHDL程序下載到FPGA芯片中（3）連接連線，觀察數碼顯示的結果（共陰數碼管）3、實驗要求(1)熟悉VHDL程序下載(2)設計一個能顯示1-9數字的程序，用數碼管顯示數字(3)把自己認為好的實驗結果寫成實驗報告。（要計成績）實驗步驟在Quartusll管理器窗口中選擇菜單projectwizard…,出現新建項目向導newprojectwizard對話框的第一頁，在對話框中輸入項目路徑，項目名稱和頂層實體文件名SMG新建項目向導第二頁，單擊按鈕”…”，可瀏覽文件選項，添加或刪除與該項目有關的文件，然后next新建項目向導第三頁，根據器件的封裝形式，引腳數量和速度級別選擇目標器件，選擇cyclone，即系列中的EPLC6Q24C8芯片，然后單擊next新建項目向導第四頁，添加第三方EDA綜合，仿真，定時等分析工具，系統默認選項Quartusll的分析工具在新建項目向導對話框的最后一頁，給出前面輸入內容的總覽，單擊finish按鈕，項目出現在項目導航窗口2、輸入文本文件新建VHDL文本文件，在Quartusll管理器界面中選擇菜單…,或單擊新建文件按鈕，出現new對話框，在DesignFile…中選擇VHDLFile，單擊ok按鈕，打開文本編輯器，在文本編輯器窗口下，按照VHDL語言規則輸入設計文件，并將其保存程序如下：執行編譯設置頂層文件：首先打開準備進行編譯的SMG.vhd，執行菜單命令project/setasTOP_levelEtity,下面進行設計處理的各項操作就是針對頂層文件SMG進行的。執行編譯：選擇菜單project\startcompilation,或直接單擊工具欄的編譯快捷按鈕，開始執行編譯操作，如果編譯有錯誤，需要重新修改設計，重新進行編譯4、波形仿真（1）新建波形文件選擇菜單…,在new對話框中選擇Verfication\Debuggingwaveformfile,出現波形編輯窗口，將文件保存為SMG.vwf（2）設置仿真器鼠標右鍵單擊項目名選擇Setting或者直接選擇菜單命令Assignments\setting…,在settings對話框的Category欄目下選擇SimulatorSettings，在右側出現的對話框中設置仿真器，選擇Functional插入仿真節點在波形編輯窗口的name欄目下，單擊鼠標右鍵，選擇Insert\Insertnodeorbus…,出現Insertnodeorbus的對話框，查找節點信息，插入節點選擇合理的篩選范圍，單擊list，列出所選節點信號，接著在nodesfound欄目下選擇波形仿真需要觀察的節點信號，然后單擊送入選中按鈕，在selectednodes欄目下，列出選中節點，全部節點選擇完成后，按ok確認5、編輯輸入波形選擇菜單Edit\EndTime…,根據需要修改最大仿真時間選擇菜單Edit\Gridsize…,根據需要修改網格大小6、運行仿真器選擇菜單Projecting\startsimulation或者單擊工具欄中的仿真快捷鍵按鈕運行仿真程序仿真得到的圖形如下實驗電路圖實驗七預置分頻器實驗1實驗目的（1）掌握使用并行下載程序（2）掌握VHDL語言（3）掌握分頻器的設計方法2、實驗內容 （1）根據VHDL語言描述輸入法編譯和波形仿真（2）將VHDL程序下載到FPGA芯片中（3）連接連線，用揚聲器聽不同分頻數的聲音3、實驗要求(1)熟悉VHDL程序下載(2)設計一個預置分頻器，用揚聲器測試分頻結果(3)掌握if語句(4)把