課程設計課程名稱：多功能數字鐘的設計、安裝、調試學院：專業：姓名：學號：年級：任課教師：年月日目錄摘要………………=2\*ROMANII1前言……………11.1設計背景………11.2設計內容………12設計方案………12.1方案及原理……………………12.2方案特點………22.3主要元件………23功能實現………23.1振蕩電路………33.2分頻電路………43.3計數電路………53.4譯碼及顯示電路………………73.5校時電路………84電路的安裝及調試……………85總結……………9參考文獻…………9致謝………………10附錄一：電路原理圖……………11附錄二：實際接線安裝圖………12附錄三：芯片引腳及結構圖……13多功能數字鐘的設計、安裝、調試摘要數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，主要由主體電路及擴展電路組成。數字鐘采用集成塊控制設計，使集成塊控制數碼管顯示時、分、秒，當秒計數計滿60時就向分進位，分計數器計滿60后向時計數器進位，小時計數器按“12翻0”的規律計數。數字電子時鐘優先編碼電路、譯碼電路可以將輸入的信號在顯示器上輸出，控制電路與調節開關能對LED顯示的時間進行調節與校正，以上兩部分組成主體電路。譯碼電路能將秒脈沖產生的信號送入報警電路實現整點報時功能等，構成擴展電路。數字鐘及機械式時鐘相比具有更高的準確性與直觀性，且無機械裝置，具有更長的使用壽命，因此得到了廣泛的使用。關鍵詞：數字鐘，振蕩電路，計時，校正TheAbstractTheDigitalclockisadevicefordigitalcircuittechnology,minutes,seconds,mainlybythemaincircuitandexpansioncircuit.Digitalclockusingtheintegratedcontroldesign,theintegratedblockcontroldigitaldisplayhours,minutesandseconds,whensecondscount,over60hadtocarry,dividedcounterfor60afterthehourcountercountercarry,accordingtothe‘12to0’rulecount.Digitalelectronicclockprioritycodingcircuit,adecodingcircuitcandividetheinputsignalinthedisplayoutput,controlcircuitandcontrolswitchtoLEDdisplaytimeregulationandcorrection.Abovethemaincircuitcomposedoftwoparts.Decodingcircuittogeneratepulsesignalsaresenttothealarmcircuittorealizethewholepointtimekeepingfunction,expansioncircuit.Comparedwiththedigitalclockandthemechanicalclockhasahigheraccuracyandintuitive,andnomechanicaldevices.Whatsmore,ithasalongerservicelife,soithasbeenwidelyused.Keywords:Digitalclock,Oscillationcircuit,Timing,Correction1前言1.1設計背景21世紀是一個經濟及科技飛速發展的時代，隨著人類在一個又一個領域獲得更多成就，隨著一個又一個高新科技產品問世，隨著經濟飛速地發展，時間觀念越來越深入到人們意識之中，時間也逐漸成為效率及經濟的代名詞。因而，為盡可能的節省時間提高效率，各種精確的時間度量工具也相繼問世，數字鐘便是其中之一。數字鐘是采用數字電路對時、分、秒數字顯示的計時裝置，廣泛用于個人家庭、商場、學校、辦公室等場所，為人們的生活、學習、工作、娛樂帶來了極大的方便，成為人們日常生活中不可缺少的一部分。它擴展了鐘表原有的報時功能，諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時開關電路，甚至各種定時自啟動的裝置等，這些都是以鐘表數字化為基礎的。鐘表的數字化給人們的生產生活帶來了極大的方便，而且大大的擴展了鐘表原來的報叫功能，因此研究數字鐘及打大其應用，有著日常現實的意義。1.2設計內容準確計時，以數字形式顯示時、分、秒的時間；小時的計時要求為12進1，分與秒的計時要求為60進制進位；時與分校正。由于條件所限，本次設計只做分秒以及校秒。2設計方案2.1方案及原理系統框圖如圖2.1所示。振蕩器產生的穩定的高頻脈沖信號，經分頻器輸出標準秒脈沖。數字計時器有時分秒，時分秒各有高低兩位，其中時位為一個模24的計數器，分位與秒位為模60的計數器。秒位每秒加一，分位每六十秒加一，時位每六十分加一，因而低位的進位信號可以用來驅動高位計數，這就是數字計時器的原理。至于清零、保持、校分、校時電路則只需要通過簡單的組合邏輯電路，用一個開關控制使能端或進位信號或它們的相關組合即可。圖2.1多功能數字鐘總體設計框圖圖2.1多功能數字鐘總體設計框圖2.2方案特點本方案主要采用模擬電路與數字電路來設計，使用了TTL芯片，原理簡單，技術要求較低，誤差較小不易出錯，所使用的元器件均為我們日常學習中所接觸到的元件，故此方案可行。2.3主要元件在本次的方案設計中主要使用到如下元件：表2.1主要元件元件數量元件數量面包板1555定時器1芯片74LS907芯片CD45114芯片74LS001七段數碼管4電容0.1uF1電容0.01uF1電阻12KΩ1電阻5.1KΩ1電阻3.3KΩ1導線若干3功能實現數字鐘的基本功能主要由5個部分組成，分別為振蕩電路、分頻電路、計數電路、譯碼及顯示電路以及校時電路。其基本結構如圖3.1所示。圖圖3.1數字鐘基本功能結構圖3.1振蕩電路數字鐘使用自激振蕩電路，該電路在接通電源后無需外接觸發信號就能產生一定頻率與幅值的矩形脈沖波或方波,給數字鐘提供一個頻率穩定準確的的脈沖。一般來說，振蕩器的頻率越高其計時精度也越高。常用的振蕩器有石英晶體振蕩器與555定時器構成的多諧振蕩器。本次設計采用了555定時器構成的多諧振蕩器，其電路主要由555定時器外加電阻與電容組成。工作電路與輸出波形圖如圖3.2所示。接通電源瞬間，電容C來不及充電，電容器兩端電壓為低電平，小于（1/3）Vcc，故高電平觸發端及低電平觸發端均為低電平，輸出為高電平，放電管VT截止。這時，電源經R1，R2對電容C充電，使電壓按指數規律上升，當上升到（2/3）Vcc時，輸出為低電平，放電管VT導通，把從（1/3）Vcc上升到（2/3）Vcc這段時間內電路的狀態稱為第一暫穩態，其維持時間TPH的圖3.2555定時器構成多諧振蕩器及其輸出波形長短及電容的充電時間有關。充電時間常數。圖3.2555定時器構成多諧振蕩器及其輸出波形由于放電管VT導通，電容C通過電阻R2與放電管放電，電路進人第二暫穩態，其維持時間TPL的長短及電容的放電時間有關，放電時間常數。隨著C的放電，下降，當下降到（1/3）Vcc時，輸出。為高電平，放電管VT截止，Vcc再次對電容C充電，電路又翻轉到第一暫穩態。

由此可見，電容充電時，輸出，電容放電時，0，電容不斷地充、放電，輸出端獲得矩形波，其周期為。多諧振蕩器無外部信號輸入卻能輸出矩形波，其實質是將直流形式的電能變為矩形波形式的電能。在本次設計中，輸出方波頻率為1KHz。3.2分頻電路分頻電路可以將1000Hz的高頻方波信號經由計數器的分頻電路的分頻后得到1Hz的方波信號，以供秒計數器進行計數。在本次設計中，選用了3片中規模集成電路計數器74LS90完成分頻工作。555定時器產生1KHz的信號，第一片Q3輸出100Hz，第二片Q3輸出10Hz，第三片Q3輸出1Hz，每片為1/10分頻，3片級聯剛好可以獲得所需的1Hz頻率信號。分頻電路如圖3.3所示。圖3.3由3片74LS90構成分頻電路3.3計數電路圖3.3由3片74LS90構成分頻電路時間計數電路由秒個位與秒十位計數器、分個位與分十位計數器及時個位與時十位計數器電路構成，其中秒個位與秒十位計數器、分個位與分十位計數器為60進制計數器，時個位與時十位計數器設計為12進制計數器。（一）60進制計數器電路（分、秒）圖3.460進制計數器當分（秒）計數部分的個位接受計數部分的信號（秒計數接受的信號振蕩器經分頻后輸出1Hz的標準脈沖），個位計數滿10后向十位近一位，十位滿6以后向前一級進一位，并該計數器清零。計數規律為00--59—00。圖3.460進制計數器常見的十進制BCD碼計數器有74LS90、74LS160、74LS162等，4位二進制計數器有74LS161、74LS163等，14級二進制計數器有CD4020、CD4060。本次設計以74LS90來設計。電路如圖3.4所示。由74LS90構成的60進制計數器，將一片74LS90設計成10進制加法計數器，另一片設計成6進制加法計數器，兩片74LS90按反饋清零法串接而成。秒計數器的十位與個位，輸出脈沖除用作自身清零外，同時還作為分計數器的輸入脈沖CP1。GNDGNDGNDGND24進制計數器如圖3.5所示，該電路用反饋清零法構成：個位“4”對應“0100”，十位“2”對應“0010”，所以將U1的Q3接U2的CKA進行級聯，U1的Q2接U1、U2的R0(2)、R0(1)，U2的Q1接U1、U2的R0(1)、R0(2)。圖3.524進制計數器（三）12進制計數器電路（時）圖3.524進制計數器“12翻1”小時計數器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”規律計數的，如表3.1。計數器的狀態要發生兩次跳躍：計數器計到9，即個位計數器的狀態為1001后，在下一計數脈沖的作用下計數器進入暫態1010，利用暫態的兩個1即使個位異步置0，同時向十位計數器進位使十位計數器為1；計數到12后，在第13個計數脈沖作用下個位計數器的狀態應為0001，十表3.1表3.1“12翻1”小時計數時序3.4譯碼及顯示電路譯碼是編碼的相反過程，譯碼器是一個多輸入、多輸出的糾合邏輯電路。它的工作是把給定的代碼進行“翻譯”，變成相應的狀態，使輸出通道中相應的一路有信號輸出。譯碼器在數字系統中有廣泛的用途，不僅用于代碼的轉換、終端的數字顯示，還用于數字分配，存儲器尋址與組合控制信號等。在本次設計中，計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯與一定的電流，選用74HC4511作為顯示譯碼電路，選用74HC4511七段共陰極LED數碼管作為顯電示單元路，如圖3.6所示為七段顯示譯碼器的分段布置圖與段組合圖。圖圖3.6譯碼及顯示電路3.5校時電路校時電路的作用是：當數字鐘接通電源或者出現誤差時，校正時間。校時是數字鐘應具有的基本功能。電路如圖3.7所示。圖3.7校時電路校時有“快校時”與“慢校時”兩種，“快校時”是通過開關控制，使計數器對校時脈沖計數。“慢校時”是用手動產生單脈沖作校時脈沖。當S1或S2分別為“0”時可以進行“快校時”。如果校時脈沖由單次脈沖產生器提供，則可以進行“慢校時”。需要注意的是校時電路是由及非門構成的組合邏輯電，開關S1或S2為“0”或“1”時，可能會產生抖動，接電容C1、C2可以緩解抖動。必要時還應將其改為去抖動開關電路。圖3.7校時電路4電路的安裝及調試在本次設計中使用的電路圖詳見附錄一，根據電路圖安裝接線并進行調試，安裝接線實物圖詳見附錄二。在調試的過程中出現了以下問題：=1\*GB3①數碼管不亮可能原因：數碼管損壞，電路接線錯誤解決方案：更換數碼管，檢查接線=2\*GB3②數碼管顯示異常可能原因：數碼管或CD4511引腳接錯解決方案：檢查數碼管與CD4511引腳接線=3\*GB3③數碼管沒有計數可能原因：555定時器沒有脈沖，74LS90芯片損壞解決方案：檢查555定時器與其接線，更換芯片=4\*GB3④數碼管計數或進位混亂可能原因：74LS90芯片引腳接線錯誤解決方案：檢查74LS90芯片引腳接線并更正=5\*GB3⑤計數過快或過慢可能原因：555定時器或分頻器接線有誤解決方案：檢查555定時器或分頻器電路接線并更正=6\*GB3⑥無法進行校時可能原因：校時電路有誤解決方案：檢查校時電路接線并更正5總結本次設計基本上實現了數字鐘的各基本功能，在接通電源后，由振蕩器產生的1KHz脈沖，經由分頻器分頻后將1Hz脈沖送入秒計數器，計數器將信號經由CD4511譯碼電路譯碼后送入七段數碼管顯示，秒個位計數器滿十后進位到秒十位，秒十位計數器滿六后進位到分個位，實現了計時功能。同時，在計時過程中，隨時可以通過校時電路對計時器進行校時，以滿足對時間的校正。整個電路完全實現了數字鐘的基本功能，計時準確直觀。此外，在本次設計過程中尚有部分不足，例如由于條件限制，擴展功能沒有能夠完成，這也是一個遺憾，也是今后需要努力的方向。參考文獻[1]康華光.電子技術基礎--數字部分（第5版）[M].北京：高等教育出版社.2006[2]王愉節.電子技術實驗指導[M].貴陽：貴州科技出版社.2010致謝在本次的設計過程中，我通過實踐操作收獲了許多。通過這次對數字電子鐘的設計與制