檢測和診斷FinFET存儲器具體缺陷和修復方法同任何IP模塊一樣，存儲器必須接受測試。但與很多別的IP模塊不同，存儲器測試不是簡單的通過/失敗檢測。存儲器通常都設計了能夠用來應對制程缺陷的冗余行列，從而使片上系統(SoC)良率提高到90%或更高。相應地，由于知道缺陷是可以修復的，冗余性允許存儲器設計者將制程節點推向極限。測試過程已經成為設計-制造過程越來越重要的補充。存儲器測試始終要面臨一系列特有的問題。現在，隨著FinFET存儲器的出現，需要克服更多的挑戰。這份白皮書涵蓋：FinFET存儲器帶來的新的設計復雜性、缺陷覆蓋和良率挑戰怎樣綜合測試算法以檢測和診斷FinFET存儲器具體缺陷如何通過內建自測試(BIST)基礎架構與高效測試和維修能力的結合來幫助保證FinFET存儲器的高良率雖然這份白皮書以FinFET工藝(制程)為重點，但其中很多挑戰并非針對特定制程。這里呈現的存儲器測試的新問題跟所有存儲器都有關，無論是Synopsys還是第三方IP供應商提供的或是內部設計的。FinFET與平面工藝比較英特爾首先使用了22nmFinFET工藝，其他主要代工廠則在14/16nm及以下相繼加入。自此，FinFET工藝的流行

性和重要性始終在增長。如圖1所示。

圖1：90nm到7/5nmFinFET工藝節點下活躍設計及投片項目的增長

要理解FinFET架構，設計人員首先應與平面架構進行溝道對比，如圖2所示。左圖標識平面晶體管。改為FinFET的制程相關的主要動機是制程工程師所謂的“短溝道效應”和設計工程師所謂的“漏電”。當柵極下面的溝道太短且太深以至于柵極無法正常地控制它時，即使在其“關閉”的情況下，其仍然會局部“打開”而有漏電電流流動，造成極高的靜態功率耗散。中間這張圖指示的是FinFET。鰭片(灰色)較薄，柵極將它周圍完全裹住。鰭片穿過柵極的所有溝道部分充分受控，漏電很小。從工藝上說，這種溝道將載流子完全耗盡。這種架構一般使用多個鰭片(兩個或三個)，但未來工藝也可能使用更多鰭片。多鰭片的使用提供了比單鰭片更好的控制。使用多鰭片突出了FinFET與平面架構之間的重大差異。平面工藝使用晶體管寬度和長度尺寸的二維界面。而在FinFET中，鰭片大小是固定不變的，柵極厚度(其定義了溝道長度)也是固定不變的。改變FinFET的唯一參數是鰭片數量，而且必須是整數。比如：不可能有2?(兩個半)鰭片。

圖2：平面架構與FinFET架構對比

FinFET降低了工作電壓，提高了晶體管效率，對靜態功耗(線性)和動態功耗(二次方)都有積極作用。可節省高達50%的功耗。性能也更高——在0.7V上，性能(吞吐量)比平面工藝高37%。FinFET復雜性帶來了制造困難與平面工藝相比，FinFET的復雜性一般會導致更加昂貴的制造工藝，至少初期是這樣。隨著代工廠經驗不斷豐富和對工藝過程的控制越來越嫻熟，這些成本可能會下降，但就目前而言，放棄平面工藝的話會增加成本。FinFET還存在熱挑戰。由于鰭片直立，晶片的基體(襯底)起不到散熱片的作用，這可能導致性能下降和老化。熱挑戰還會影響修復，因為在某些情況下，存儲器不僅需要在生產測試中修復，以后還需要在現場修復。在使該工藝投產、擴大到量產等情況下，代工廠必須考慮這些挑戰。一般來說，代工廠還要負責存儲器位單元，需要對其做全面分析(通過模擬)和鑒定(通過運行晶圓)。IP提供商，無論是存儲器、標準單元還是接口提供商，也要在構建自己的布局的同時考慮這些問題。SoC設計人員受到的影響不大，至少對于數字設計流程來說是這樣。一般來說，設計人員見到鰭片的次數絕不會比他們以往見到晶體管的次數更多，除非他們想在其布局與布線工具所使用的，采用金屬結構進行連接的標準單元內部一探究竟。STAR存儲器系統Synopsys生態系統(圖3)包括創建布局、完成提取、模擬等需要的所有